Вычислительная система для решения дифференциальных уравнений Советский патент 1977 года по МПК G06F17/13 

1

Из-обретение относится к вычислительной теянике.

Известны аналоговые вычислительные машины 1, .которые содержат грулпу ipeimaroщих блю-ков, выполняюп их определенные -математичеокие операции над перамендыми, н р едставл.енны1ми э л е ктрически м и сити ал ам и в аналоговой фор1ме, и соединенных между собой в соответствии с решаемой системой дифферонциаЛьных уравнений. В состав решаюших блоков входят Интеграторы, сумматоры, м асштабные устройства, нелинейные устройства.

Аналоговые машииы обладают высоким быстродействием благодаря параллельно-му характеру вьшолне«ия всех математических операций. Однако они имеют ограниченную точность, требуют большого объема оборудования даже для частичной авто матизации ввода В .машину исходных да:Нных о задаче.

Известны цифровые диффере«циальиые анализаторы 2, которые содержат группу интеграторов, выполняюших определенные математические операции над неременными, пре дставлеп:ньши в цифровой форме, и связанных между собой в соответствии с решаемой системой дифференциальных уравнений.

Недостатками цифровых дифференциальных анализаторов являются неэффективность формул интегрирования, вследствие чего в

них требуется нрименять малый шаг интегр)рования, что снижает быстродействие, и трудность автоматизации ввода схемы мо дели;роваяия.

Известна вычислительная система 3, содержащая решаюш,ие блоки, каждый из которых через соответствующий ко,ммутатор соединен д.вусторонци:ми связями с информационной шиной, устройство управления, соединенное двусторонними связЯМН с устройстBOvM ввода-вывода и с информационной шнной.

В данной системе используются решающие блоки, работающие параллельно. Каждый из блоков содержит соединенные между собой процессор и запоминающее устройство. Недостатком такой системы является трудность осуществления полного распараллеливания процесса интегрирования дифференциальных уравнений из-за необходимости применения больщОГО количества процессоров, что ограничивает быстродействие системы и класс рещаемых задач.

Цель изобретения - повышение производительности и расширение функциональ)1ых возможностей вычислительной системы. Для этого в предлагаемой .вычислительной системе каждый решающий блок содержит регистры чтения и записи, ключи, узел связи, IM Kрапроцессор, соединенный двусторонними

связями с за1ПО|МИ.нающИм устройство.м, подключенным соотвегсивующим входош и .выходо м к входу и выходу решающего блока, соедмненными с ко-М МЗтатором, а выходами соответст.веш-ю ,к 1входам регистров записи и чтения. Выходы последних через соответств}1ощие ключи соеди.непы с вхада1ми узла связи, выход которого подключен к соответствующему входу заиаминающего устройства. Управляющие входы микраироцессора, ключей, регистра записи каждого решающего блока и члравляющие входы каждого коммутатора соединены с соответствующими выходами устройства управления.

Ми«р.апроцеосор предназначен для маосового производства, является компактным уливерсальНЫ|М элементом, позволяющим упростить конструкцию, уменьщить габариты. Он может npoirpiaMiMHo настраиваться на вьтол.. некие произвольных математических операций и использоваться в .качестве решающего блока при организации параллельных ст-руктур. Применение микропродессора позволяет ввести существенно большее количество решающих блоков по сравненню с известной системой, что приближает такую структуру к структуре аналоговых вычислительных машин, которая хараастеризуется большим быстрадействием вследствие высокой степени распараллеливания, цри сохранении возможности авто матического ввода схемы .моделирования и ее параметров.

Используемый .в системе способ обмена информацией безразличен к количеству овязей между блоками, что расширяет класс задач.

Мш рапро.цессор и запоминающее устройство в отличие от прототИ|па небольшие по объему, что упрощает конструкцию. Обращение .к запоминающему устройству нри обмене информацией без программной обработки етого обр ащения увеличивает скорость обмена этой информацией, т. е. увеличивает быстродействие. Использование общего за|помилаюHiero блока в устройстве управления для хранения матрицы управления коммутацией позволяет авто,матизировать соединения между решающими блоками, что расширяет класс задач и увеличивает производительность системы.

Уменьшение габаритов устройства достигается также использованием минимально необходимого объема запоминающего устройства для хранення информации о входных переменных решающих блоков, что достигается магазинной организа1цией памяти, управляемой неносредственно от устройства управления.

Иа фиг. 1 представлена блок-схема вычислятельной системы; на фиг. 2 - блок-схема устройства управления, пример реализации.

Система содерж.ит решающие блоки 1 - Ifc , подклю ченные к общей информационной шине 2. Каждый решающий блок содержит микролроцбосор 3, запоминающее

устройство 4, регистр записи 5, регистр чтения 6, ключи 7, 8, узел свиязи 9. В состав системы входят тажже устройство управления 10 с управляющими выходами 11 - 14,

устройство ввода-вывода 15, коммутаторы 16, - 16, .

Устройство управления (см. фиг. 2) содержит генератор тактовых И1Мпульсо Б 17, очетчик 18, запоминающий блок 19, дешифратор 20, запоминающий блок 21, информационный регистр 22.

Микропроцессор 3 и запоминающее устройство 4 об;мени1В-аются информацией по двусторонней информ1ациошюй шине, адрес ячейки запоминающего устройства норадается по адресной связи, состояние записи-чтения - по овязи управления чтением-записью. С другой стороны, сишалы записи-чтения мо. гут поступать с выходов 14 и 11 устройства

управления 10, а адрес - из узла 9 связи. И н формационн ые выходы з апоми1Н ающ.его устройства 4 используются для задания и нформац-ии в регистры записи и чтения 5, 6. Включение-1вьмсяючвние микропроцессора производится по си1гналу, поступающему из устройства уп1ра1вленИЯ с выхода 12. Тактовые сигналы подаются на все микропроцессоры с выхода 13 устройства управления. Обмен информацией с шиной 2 нроизводится с помощью коммутаторов. С помоихыо устройства В1вода-вывода информации 15 производится загрузка решающих блоков исходными данными н нрогра1мма1ми, а а также вывод результатов в процессе решения.

Устройство управления 10 управляет работой системы в двух режимах: «Подготовка и «Работа.

В режиме «Подпотовка вводятся программы. При вводе программ последовательио включаются соответствующие коммутаторы, инструкции программ з-адаются по шиле 2.

В режиме «Работа ци стически повторяются два такта: лараллельной работы решаюЩих бло/ко1в и обмена информацией. В результате выполнения одной пары тактов производится очередной шаг итеративного процесса. Останов всей системы нроиз-водится по сигналу иэв1не.

В перво.м такте дается сигнал В ключени.я всех микропроцессоров на , необходимое для выполнения программы одного итеративного щага в самом загруженном микронроцессоре. В конце такта все микропроцессоры находятся в исходном состоянии. Во втором такте микропроцессоры всех рещаю цих блоков отключены от запоминающих устройств. Перед началом обмена информацией в каждом итеративном цикле ло программе работы данного решающего блока в регистр чтения 6 заносится адрес выходной переменной, а в регистр 5 - адрес записи. Если из устройства управления посылается сигнал «Чтение с выхода II, то заломинающее устройство переводится в релсиме «Чтеийе ; адрес, по которам-у производится чтеИие, считывается из регистра бив информациошгую магистраль выдается выходная переметная данного блока. При приходе сигнала «Затись с выхода 14 в регистр записи 5 щобавляется «1 (регистр работает вреЖИме счетчика), запоминающее устройство первводитоя в режкм «Запись, а адрес, по которому праизводится запись, считывается из регистра 5. В за(П01Минаю:щее устройство из инфор-мационной ш«ны заносится но,вое зяачение оооиветствующей параменйной.

Фор м-иравание сигналов «Чтение и «Запись производит схема управления, показанная на фиг. 2. В за)по минаю1ций блок, обра цение к которому производится по адресам, вырабатываемым счетчиком, перед началом работы заносится матрИца управления коммутацией, которая во BTOpOiM такте построчно выводится на выход 14.

Раюомотрениая вычислительная система имеет те же области применепия, что и аналоговые вычислительные машины общего назначения и цифровые модели, но выгодно от них отличается. Вычяслительн1ая система благодарЯ н.аличию автоматизированной настройки «а схемы м аде лир ов аи и я может иопользаваться в составе авто-матизирова-пных вычислительных систем.

Поли-имо автамгагнзации ввода схем моделирования, система характеризуется высокой точностью и ста1бильностью благодаря применению цифровых принципов обработки информации. Примвнена1ый способ обработки ннфор.мацни обеспечивает достаточно высокое быстродействие, которое по првдв;ар.ителыным оценкам находится на уров-не быстродействия аналоговых вычислительных маП1ИН при значительно более высокой точности (точиость увеличена примерно в 100 раз). По сравнению с .прототипом представленная система обл адает большим быстродействием.

Ха|рактер1ной особенностью системы является иопользоваии-е минимально необходимого объема заноиминающего устройства для

хранения входных и выходных лереаменных, что улрощает и удещевляет систему,

Ми)крОпро.цвссоры, Я|ВЛяющиеся универсальной ком по«ентн1ой баэой современной вычислительной техники, лоиазыеают тенденцию к резкому увеличению быстродействия и уменьшению стоимо сти.

Форм у л а изобретения

Вычислительная система для решения дифференциальных уравнений, содержащая решающее блоки, каждый из которых через соответствующий коммутатор соединен двусторонними связйми с информационной шиной, устройство управления, соединеннное двусторонннми связями с устройством вводавывода и с информационной шиной, отличающая тем, что, с целью повышения производительности и расширения фун кцион-альных возможностей, в ней каждый реш-ающий блок содержит регистры чтения и записи, ключи, узел связи, микропроцессор, соединенный двусторонними связями с запоминающим устройством, подключенным соответствующим входом и выходом к входу и выходу решающего блока, соединенными с комMyTaTOpoiM, выхо да;мн соогветстве но к входам регистров записи и чтения, выходы которых через соответствующие ключи соединены с входами узла связи, выход которого подключен к соответст1вующе(му входу запоиминающего устройства, упр авляющие входы имикропроцеооора, ключей, регистра записи каждого рещ-ающего блока и управляющие входы каждого коммутатора соединены с соответствующими выходами устройства управления.

Источники информации,

принятые во внимание при экспертизе

1.И. Витенберг «Программирование аналоговых вычислительных машин, «Машиностроение, М., 1972, с. 7.

2.А. В. Шилейко «Цифровые :модели, «Энергия, М., 1964, с. 22 - 55.

3.«За(рубежна1Я ра)диоэлвктроника tY 8, 1973, с. 53 - 62 (прототип).