Сумматор -разрядных к-ичных чисел Советский патент 1977 года по МПК G06F7/385 G06F11/02 

(54) СУММАТОРm -РАЗРЯДНЫХ К-ИЧНЫХ ЧИСЕЛ

1

Изобретение OTHOCHTXIH к области цифрово вычислительной техники и может быть использовано для выполнения арифметических операций над числами счисления с основанием k .каждая цн4|ра которых представлена самокорректирующимся двоичным кодом.

Известны устройства, обладающие повышенной надежностью, за счет того, что в ни вместо отказавших узлов подключаются резервные. Однако при этом необходимо

иметь ;запас резервных устройств | ljНаиболее близким техническим решением к изобретению является сумматор Уп - разрядных к- инных чисел, содержащий гя групп суммирующих блоков .

При представлении каждого k- ичного разряда числа корректирующим двоичным кодом с исправлением ошибок кратности z и обнаружением ошибок кратности ( Z 1) неполностью используются возможности исправления ошибок. Этот способ кодирования позволяет исправить максимально ошибку кратнос.титг(по 2 ошибок в каждой группе суммирующих блоков). В то же время ошибка

кратности Z + 1 «i п1 Г, возникшая в одной из групп, уже не может быть исправлена.

Целью изобретения является повышение надежности сумматора.

Для достижения этой цели предложенный сумматор содержит rt cyvsmpyroumx блоков в каждой группе, блоки обнаружения ошибок кратности 2 +1, коммутаторы в каждом из суммирующих блоков каждого разряда числа (.), индикаторы неисправности в каждом разряде выходного числа, блок перебора сочетаний и блок разрешения of мена. Вхопы и выходы каждого суммирующег блока через соответствующий коммутатор подключены к шинам каждого разряда,а при отсутствии коммутатора непосредственно к шина соответствующего разряда соответственно вхо ного и выходного чисел.Шины каждого разряда выходного числа подключены ко входам блоков обнаружителей ошибок кратности г +1ииндик торов неисправности, выходы которых подклчены ко входам блока разрешения обмена. Выходы последнего подключены к управляюи входам коммутаторов соответг;твуюших сум руюших блоков, к другим управляющим входам которых подключены выходы блока пере бора сочетаний. Входы блока перебора сочетаний подключены к выходам блоке® обнаружения ошибок крагносги 2 -J-l. Структурная схема- сумматора представлена на чертеже. Сумматор содержиг W групп по и суммнруюших блоков 1, при чем все суммирующи блоки, формирующие одновременные двоичные разряды кодов различных к-ичных разрядов вы ходного числа, идентичны. Входы и выходы S суммирующих блоков 1 в каждой группе из rt блоков (1- Z t S i И ) через соответствующий KONiMyraTDp 2 подключены к шинам каждого разряда у а выходы .(ды остальных суммирующих блоков 1 непосредственно к шинам соответствующего разряда входного 3 и выходного 4. чисел, Шины каждого разряда выходного числа 4 подключены ко входам блоков обнаружения 5 ошибок кратности Z, +1 и индикаторов неисправности в групп решающих блоков. Вы блоков 5 и индикаторов неисправности 6 подключены к входам блока разрешения обмен 7суммируюших блоков Группы, содержащей ошибку кратности 2 +1 с идентичньми, блоками исправной группы. Выходы блоков 5 подкдю чены ко входам блока перебора сочетаний 8 Выходы блока разрещения обмена 7 и выхоЬы блока перебора сочетаний 8 подключены к управляющим входам 9 коммутаторов соответствующих блоков 1, Устройство работает следующим образам В исходном состоянии, когда все элe гeнты системы исправны, суммирующие блоки 1 распределены по группам некоторым образом. При этом коммутатор подключает входы каждого блока 1 к шинам соответствующего разряда входного числа 3, а выход этого блока - к шине соответствующего разряда выходного числа 4. Сигналы на выходах блоков 5 и индикаторов неисправности 6 отсутствуют, блоки разрещения обмена 7 н перебора сочетаний 8 находятся в исходном состоянии. При возникновении отказов в некоторой группе суммирующих блоков 1 выходящих из строя MeHee-Z + 1 блоков 1, на .выходах соответствующих ивдикаторов неисправности 6 появляются сигналы, однако блоки разрешения обмена 7 и перебора сочед-аний 8остаются в исходном ссютоянии и перестр ка не происходит. При таких же отказах в нескольких группах суммирующих блоков устройство работает аналогично. При выходе из строя в некоторой группе Z +1 суммирующих блоков 1 на выходе соответствующего блока обнаружения ошибо 5 кратнсжти 2 -И появляется сигнал, ког рый включает блоки разрешения обмена 7 И пареоора сочетаний 8. При наличии в сумматоре полностью исправной группы сумкш- руюших блсжов 1 блок разрешения обмени дает сигнал, разрешающий перестройку сумматора путем обмена суммирукищими блоками 1 между этой группой и группой с ошибкой кратности 5;-И, При перестройке коммутаторы 2 идентичных суммирующих блоков 1, формирующих одноименные двоичные разряды кодов, соответствующих к-«чных разрядов выходного числа, переключаются таким образом, что блоки меняются местами, т,е. входы и выходы одного блока подключаются вместо входов и выходов другого, и наоборот. Перестройка производится UG тактам, В каждом такте некоторая часть суммируюших блоков 1 однсй группы меняется местами с идентичными суммирующими блоками 1 другой группы. Различные комбинации переключающихся сум-. мирующих блоков 1 перебираются аким образом, чтобы для произвольных Z неисправности блсжов Х нашелся хотя бы один такт, в котором все эти блсжи не будут подключены к эдной и той же группе. В этом случае в каждой группе окажется не более Z, неисправных блоков 1. Крат ность эшибкн в каждой группе станет меньще Z +1, что позволит исправить ее за счет корректирующих свойств кода, Целесообразно в каждом такте переключать половину решающих блоков группы в различных сочетаниях. Максимальное число тактов Т, удовлетворяющее указанному условию, в этом случае определяется формулой. .H, где символ t означает округление до ближайшего большого целого числа. Порядок переключения блоков определяемся блоком перебора сочетаний 8, который формирует в каждил такте требуемые сочетания блоков 1. Блок перебора сочетаний 8 включается по сигналу блока 5, когда в некотором такте в результате перестройки кратность ошибки становится меньше Z, +1; сигнал на выходе блока обнаружения ошибок 5 исчезает и блок перебора сс четаний 8 фиксирует достигнутое состояние. На этом перестройка заканчивается. При повторном возникновении ошибки кратности 2 процесс повторяется, если имеется хотя бы одна целико.м исправная группа. Если известное устройство гарантировашо работало при отказах 2 суммирующих бло ков и могло выйти из строя при отказе Z +1 блоков (если , все они принсшлежали одной группе), то предлагаемое усгройс во гарантиров/знно работает при вьсх.ше