Запоминающее устройство Советский патент 1978 года по МПК G11C29/00 

1

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам.

Известно надежное полупроводниковое за, поминающее устройство со словарной организацией, содержащее накопитель, числовые шины которого соединены с выходами дешифратора строк, разрядные шины - G входами блоков считывания и контроля строк, выходы которых подключены соответственно к первЯм входам корректирующих сумматоров по модулю два и ко входам блока коррекции, выходами подключенного к вторым входам корректирующих сумматоров по модулю два, выходы которых являются выходами устройства, блок кодирования, элементы И, шины записи, разрещения записи и управления Ij. Это устройство-характеризуется сложностью и невозможностью обращения к одному элементу памяти накопителя. Наиболее близким к изобретению является запоминающее устройство, содержащее накопитель, первые разрядные шины котцторого подключены к выходам дешифратора, столбцов, вторые разрядные щины - к первым входам блрка контроля строк и к первым входам блока считывания, первые чвсловые шины накопителя подключены к блоку контропя столбцов, вторые числовые шины - к выхода дешифратора строк, выходы блоков контроля строк и столбцов подключены к входам первого блока коррекции, треуьи числовые и ра рядные шины накопителя - ко второму блоку коррекции, элементы И, сумматор по модулю два и управляющие щины 2. Однако это извертное устройство недостаточно, надежно.

Щелью изобретения является повышение надежности. В описываемом устройстве это достигается тем, что в нем вторые разрядные щины накопителя подключены через первые элементы И к управляющим шинам и дешифратору столбцов, первые числовые шины накопителя подключены через вторые элементы И к управляющим шинам и деши4и ратору строк первые разрядные шины накопителя соединааы с блоком считывания, кот«фого подключен ко входу суммато-ра по модулю два, другой вход которого соединен с выходом первого блока коррекции, а выход - со вторым блоком коррек ции, входы которого подключены, к ynpaans iwit. шинам, a выходы - к блокам контроля строк и столбцов и к третьим разрядным и числовым шинам накопителя. На чертеже приведена схема описываемо го устройства. Оно содержит накопитель 1, вторые числовые 1шадь1 2 которого соединены с выходами дешифратора 3 строк и входами вторых элементов И 4. Первые разрядные шины 5 накопителя соединены с выходами дашифратора 6 столбцов, угфавляющими входами 7 блока 8 считывания и входами первых эяэментов И 9. Входы элементов И соединены с шинами 10, 11 и 12 записи, разрешения записи и управления, соответственно. Выходы первых элементов И соединены со вторыми разрядными шинами 13 накопителя, входами блока 8 считывания и блока 14 контроля строк. Выходы вторых элементов И соединены с первыми числовыми шина ми 15 накопителя и входами блока 16 конт тропя столбцов. Выходы блоков контроля строк и столбцов соединены с входами первого блока 17 коррекции. Выход первого блока к;оррекции соединен со входом сумматора 18 по модулю два, другой вход которого соединен с выходом блока 8 считывания. Выход 19 сумматора 18 по модулю два соединен непосредственно и через первый инвертор 20 с сигнальными входами вспомогательного триггера 21 второго блока 22 коррекции. Управляющий вход вспомогательного триггера 21 соединен непосредс венно с управляющими входами триггеров 2.3 к через второй инвертор 24 - с первыми входами двух сумматоров 25 по модулю два, первым входом элемента И 26 и шиной разрешения записи. Второй вход элеме та И 26 соединен с выходом вспомогательного сумматора 27 по модулю два. Первый вход вспомогательного сумматора соединен с шиной записи, а второй вход - с выходом вспомогательного триггера. Выход элемента И 26 соединен с первыми входами двух элементов И 28. Вторые входы элементов И 28 соединены с шиной управления. .Вторые входы сумматоров по модулю два соединены с выходами триггеров. Сигнальные г.ходы триггеров и элементов И соединены с третьими числовыми -шинами 29 накопителя (контрольных строк и столбца); третьи разрядные шины 30 соединены со вторым блоком коррекции. В режиме записи информации на устройс . во подаются сигналы по шинам 10 и 12. При этом происходит возбуждение вторых числовых шин 2 и первых разрядных шин 5 в соответствии с кодами адресов, поступивших на входы дешифраторов 3 и 6. Вторые разрядные шины 13 опрашиваемой стро ки накопителя 1 передают информацию в блок 14контроля строк. Первые числовые шины 15опрашиваемого столбца накопителя 1 передают информацию к. блоку контроля столбцов 16. На выходе блока 8 считывания выделяется сигнал о состоянии опрашиваемого элемента памяти накопителя I, который поступает на первый вход корректирующего сумматора 18, а иа второй его вход поступает сигнал с выхода блока 17 коррекции. Если информация, хранимая в опрашиваемом элементе памяти, искажена, на выходе блока 17 появляется единичный сигналит, е. выполняемая блоками 14 и 16 проверка на четность не соблюдается. Поэтому на кор-, ректирующем сумматоре 18 производится инвертирование сигнала с выхода блока 8 тывания, и он записывается во вспомогательный триггер 21 второго блока 22 KOJ рекции. Сигнал с выхода вспомогательного триггера 21, поступая на вспомогательный сумматор 27 по модулю два, сравнивается с сигналом ; записи. Если опрашиваемый элемент памяти должен изменить свое состояние, то на выходе вспомогательного сумматора 27 появляется единичный сигнал; в противном случае - нулевой сигнал. Одцо&ременно по третьим числовым 29 и разрядным 30 шинам происходит перезапись хранимой информации в элементах памяти коктрощгной строки и столбца в триггеры 23. При поступлении сигнала разрешения записи и изменении на обратное состояние опрашиваемого элемента памяти накопителя 1 на выходе элемента И 26 появляется единичный сигнал, который открывает элементы И 28 контрольных строки и столбца. При этом на выход элементов И 28 поступав ют инвертированные на сумматорах 25 cm налы с выходов триггеров 23. Таким образом, вместе с изменениемсостояния опрашиваемого элемента памяти накопителя 1 происходит изменение состояний на противоположное элементов памяти контрольных строки и столбца. Это позв ляет сохранять контрольные условия четности числа единиц как в строке, так ив столбце. Если опрашиваемый элемент памяти накопителя 1 не меняет своего состояния под воздействием сигнала записи, то на выходе элемента И 26 появляется нулевой сигнал, который закрывает элементы И 28; изменения состояния элементов памяти ко трольных строки и. столбца не провсходвт; следовательно, сохраняется четность числа единиц в строке и столбце, В режиме считывавня ннф(фмацин устройства происходит аналогично, однако сигналы записи н разрешеняя записи о сутотауют. При этом элементы И 4. 9 н 28 закрыты, а исправленный сигнал с выхода корректирую.щего сумматора 18 поступает на выход 19 устройства.

Формула изобретения

Запоминающее устройство, содержащее накопитель, первые разрядные шины KOTOporo,Q подключены к выходам дешифратора столбцов, вторые разрядные шины - к первым входам блока контроля строк и к первым входам блока считывания, первые числоьь1е шины накопителя подключены к блоку контроля стол- is бцов , вторые числовые щины - к выходам дешифратора строк, выходы блоков контроля строк и столбцов подключены к входам первого блока коррекции, третьи числовые и разрядные шины накопителя - ко второму 20 коррекции, элементы И, сумматор по модулю два, и управляющие шины, о т л и .чающееся тем, что, с целью повышения надежности устройства, вторые разрядные шины накопитеял подключены через вторые элементы И к управляющим шинам и дешифратору строк, первые разрядные шины накопителя соединены с блоком считывания, выход которого подключен ко входу сумматора по модулю два, другой вход которого связан с выходом первого блока коррекции, а выход - со вторым блоком коррекции,-входы которого подключены к управляющим ши- нам, а выходы - к олокам контроля строк 0 столбцов и к третьим разрядным и числовым шинам накопителя.

Источники информации, принятые во внимание при экспертизе:

1.Микроэлектроника, Сб.ст. под ред.

Ф. В, Лукина, вып. 5. М., Советское радио , 1972, с. 128-150.

2.Патент США № 3768О71, кл. 34О146, 1973. ИВД ФМ