Устройство для деления Советский патент 1978 года по МПК G06F7/39 

1

Изобретение отнсюится к вычислительной технике и предназначено для использования в электронных вычислительных машинах параллельного действия,о

Известно устройство для деления, содержащее регистры делиглого и делителя, сумматоры, блоки элементов,И,

ИЛИ

это устройство отличается сложиостью и низким быстродействием.

наиболее близким техническим решением к. изобретению является устройство для деления, содержащее регистр делимого, регистр делителя, регистр результата,, группу элементов ИЛИ, первую г зуппу элементов И, вторую группу элет ентов И,, сутллатор, блок управления, причем информационные входы регистра делителя соединены с вх6яиыми инфо1 вационными шинами делителя, информационные входы регистра делимого соединены с выходами элементов ИЛИ группы, первые и вторые входы которых соединены соответственно с входными информационными шинами делимого и stfходами сумматора, первые н вторые входы которого соединены соответствей но с инфо1 «ациони т вБкодами регистров велителя и делш«эго, первый выхоп

блока управления соединен с сдвиговым входом регистра делителя .

Целью изобретения является упрощение устройства. Достигается это что в нем единичный выход зиаксяого разряда регистра делителя соединен с первьфт входами элементов И первой группы, вторые входы которых соедииеи с втокао4 блока управлеиия, нулевой выход знакового разряда регисра делителя соедниен с перв1ми входами элементов и второй группы, вторы входы которых соединены с сдвиговыми выходами блока управления, выходы эл0меитов И первой и второй группы соединены соответственно с первккш и вторыми входами регистра результата.

ва чертеже дана схема устройства для деления.

Устройство деления содержит регистр делителя I, регистр делюжХчэ 2 и регистр реэультата 3(г каждвЛ из ко торых состоит из послвдоватв ио соединеиных разрядных триггеров 4. .Сдяиговые входы 5 разрядных триггере 4 регистра делителя 1 объединены и соедииеиы с выходсм 6 Олока управлеиИй 7. Выходам 8 и 9 разрядных триггеров 4 соответственно регнстра делителя 1 и регистра делимого 2 присоединены к входам 5уммйтора 10, выходы 11 которого соединены с установочными входами 12 регистра делимого 2 через группу элементов ИЛИ 13, вторые входы которых присоединены к информациомньг шинам делимого 14, Информационные шины делителя 15 подключены к входам 16 регистра делителя 1. Прямой выход i триггера знака 18 регис ра делимого 2 через первую группу элементов И 19 соединен с установочными входами 20 разрядных триггеров регистра результата 3. Инверсный выход 21 триггера знака 18 регистра де лимого 2 соединен поразрядно через вторую группу элементов И 22 со сбро совыми входгши 23 разрядных триггеро 4 регистра результата 3. Вторые входы 24 элементов И 19 первой группы соединены сосдвиговыми выходами 25 блока управления 7, а элементов И 22 второй группы - с выходами 26. Работает предлагаемое устройство деления по уравнениям ,b2-|- (О - С2) g Stg«Xj (3) Деление осуществляется над поло жителы«-эш чяспемя, а результата определяется в результате анализа . SHaiJOB чисел делимого и делителя в блоке управления 7. Реализация урав нения (1) происходит с использование регистров 1 и 2 и двухчислового сумматора 10, При этом делимое а заносится в регистр 2 по его входам 12 через cxQisy ИЛИ 13 с инфОЕйиационн tsaiB делимого. Делитель i сетей в регшуур 1 с информационных гая№ делателя. Блок управления 7 устайовяен в йсходмее состояние. Число цвклоа (Н |йэделяегся разрядностью делимого т де.штеля. В каждом цикле сдарй галяетса функция, определяемая ypasae H e- 3. Эта функция снимается с в&гхода 17 триггера знака 16 и упра ляет су шмрованием - вычитанием чисел а дополнительном коде, поступаюиих 8 каясаом цикле с выходов б регис ра I и аьзяодов 9 регистра 2. В «овц цикла результата суммирования - вычи тания передается с выходов 11 cyvf&rтора 10 через группу элементов ШШ 1 в регистр г через его установочные входы 12. При этом в конце каждого цикла происходит очередной сдвиг информации, ,в регистре 1 4хля организации члона уравнения импульс Мг поступающим с выхода б блок управления 7 на выходы 5 регистра 1. Результат деления, т.е. число.0 .получается в регистре 3 согласно уравнению 1. В. первом установочном цикле в регистр 3 записываетс нулевая информация, которая сохраняется до третьего цикла 3, в котором в регистр 3 записывается число +0,5 Б двоичном коде, и относитель но которого в дальнейших циклах в зависимости от функции j происходит суммирование или вычитание второго члена уравнения (1). Операция суммирования, которая обычно выполняется на сумматоре, заменяется операцией установки разрядных триггеров 4 регистра 3 в зависимос1и от номера цикла и функции знака регистра 2 следующим образом. При -+1 необходимо прибавить. . к предыдущему значению значение / в данном цикле, а это соответствует записи Ч в разрядный триггер 4 по его установочному входу 20 с помоцью элементов И 19 первой группы, на входы которых поданы единичное значение функции gj и нсмера цикла, сигнал о котором поступает с одного из сдвигового выходов 25 блока управления 7, При необходимо вычесть,из предыдущего значения значение 2- в данном цикле, а это соответствует записи предыдущего единичного значения разрядного триггера . 4 в следующий разряд, что П1;юнсхода т с пс 1ощью тех же элементов И 19 пе вой группы и сброса предыдущего разрядного триггера 4 в нулевое исходное состояние, что происходит с помощью элементов И 22 второй группы, на объединенные входы которых поступает единичный сигнал с выхода 21 триггера знака 18 регистра 2 и сигнала с одного из сдаиговьрс выходов 25 блока управления 7. Входы элементов И первой группы 19 могут быть объединены и подключены к выходу 6 блока управления 7, так как запись единицы в разрядные триггеры 4 регистра 4 происходщт в каждс 4 цикле, а это означает также, что можно вместо записи нулевого исходного состояния в регистр 3 записать значение единицы, т.е. 0,1111.,. IM и с помощью только элементов И 22 второй группы в необходимые такты в зависимости от функции исключить значение единицы я разрядах регистра 3, что ведет к сокращению числа схем И за счет элементов И 19 первой группы. В таблице представлен пример деления двоичных пятиразрядных чисел, т.е. ta а/в при ,25 в«0,5. Как видно из примера и чертежа, поясняющего работу устройства дешения в регистр 3 и его первый разряд при ; i -3 записывается единица информации, которая затем переходит i э разряда 8 разряд. Иноформация предыдущего разряда регистра 3 зависит от функции dj при й( « +1 она сохраняется, При g Г становится нулевой. Таким образом, представленная ор ганизация устройства дзления позволь

ет упростить устройство для деления за счет исключения одного элемента И, разрядного cs MaTOpa и постоянного запо1инающег9 устройства для реализации 2 и реализации данного алгоритма деления на базе трехрегистрового, односумматорного арифметического устройства.

0,01000

+1 1,11000 -1 0,00000 +1 0,11100 -1 1,11110 -I

1,11111 -I

1,111111 -1

1,1111111 -1 Формула изобретения Устройство для деления, содержащее регистр делимого, регистр делителя, регистр результата, rpjimy элемеитоя ИЛИ, первую группу элемантоа И, вторую группу элемеитоа И, сумматор, Олок управления, причш4 инфО1жационные . входы регистра делителя соединены °с входннми ииформационньми шинлши делителя, иифо(1аиионные входы регистра делимого соединены с В1ясодами эл&л&ятов ИЛИ группы, первые и входы KOTOptK соединены соответственно с ВХОДНЫУ1И инфо маиионн1 и шинами делимого и выходами сумматора, первые и вторые входы которого соединены соответственно с инфо| |ационньми выхО деши регистров делителя и делимого, первый выход блока управления соединен о сялнгс9№4 входом регистра делите« лч, отличающееся тем, что

0,00000 0,11111 0,10000 0,11000 0,10100 0,10010 0,10001 0,10000 с целью упр 4еиия устройства, в нем единичный выход знакового разряда регистра делителя соединен с первьми входами элементов И первой группы, вторые входы котфык соединены с вторым входом блока управления, нулевой выход знакового равряда регистра делителя соединен с первыми входами влементов И BTOpolf группы, вторые входы котефых соединены со сдвиговьмм вьесолами блока управления, выхояы элементов и первой и второй группы соединены соответствеяио с втоpt m входами регистра ревультата. Источники ииформации, принятые во вннмание при экспертизе 1.Карцев М. А. Арифметюеа цифровьк макпн, М., Наука, 1969,. с. 2.Авторское свидетельство СССР 417790, кя. Q 06 Г 7/52, 1974.