Вычислитель функций синуса и косинуса Советский патент 1978 года по МПК G06F15/34 

Иаобрегение относятся к области вычислительной техники н может найти-применение в цифровых вычислительных машинах и специализированных вычислителях Известны вычислители функций синуса и косинуса , содержащие счетчик гумента, счетчик коррекции, сумматоры, регистры результатов, блок угфавления в генератор тактовых импульсов. Недостатками этих усг юйств являются низкое быстродействие н невысокая точность. Наиболее близким по технической сущности к данному изобретению является вычислитель функций синуса и косинуса Г2Т , содержащий генератор импульсе, регистр аргумента, блок уггравления, накапливающий сумматор и два регистра ре зультата, причем выход генератора вп пульсов соединен со входом регистра аргумента и первым входом блока управления, второй вход которого подключен к первому выходу регистра аргумента, выход накапливающего сумматора соёданен с первым входом первого регистра результата. Недостатком такого аычислителя является низкое быстродействие. Цель изобретения - повышение быстродействия вычислителя. Поставленная цель достигается тем, что в состав вычислителя введены блок вычисления старших разрядов функции и два блока умножения, причем выход блока управления соединен со входом блока вычисления старших разрядов функции, первый выход которого соединен с первым входом первого блока умножения и первым входом второго регистра результата, второй вход которого подключен к выходу второго блока умножения, первый вход которого соединен со вторым выходом регист ра аргумента и вторым входом первого блока умножения, выход которого подключен ко второму входу первого регистра результата, а второй выход блока вычноления старших разрядов функции соединен со входом накапливающего сумматора и вторым входом второго блока умножения. На фиг. 1 представлена бдок схема вычисли геля; на фиг. 2 - схема блока управления. Вычислигель функций синуса и косинуса содержиг Ц -разрядный регисгр аргуменга 1, сгаршие 11/2 разрядов когорого выполнены как вычигающий счегчик, гене- рагор 2 тактовых импульсов и блок 3 управления, блок 4 вычисления сгарших реэрядов функции, накапливающий: сумматор 5 блоки умножения 6 и 7, регистры результатов 8 и 9, вход 1О вычислителя. Блок управления (фиг. 2) содержит И /2-входовые элементы ИЛИ-НЕ 11 и ИЛИ 12, триггер 13, элемент И 14, Вычислитель использует в качестве ар гумента углы, выраженные в радианах. Пр этом он изменяется в пределах от нуля до единицы радиана. Если аргумент по условию задачи должен изменяться в более ши роких пределах, то при помощи известных формул его легко можно свести к вышеуказанному диапазону. Вычисление функции синуса и косинуса производится следующим образом. По входу 1О в регистр аргумента зада ется его значение (X). От генератора 2 тактовых импульсов на счетный вход стар ших П/2 разрядов регистра аргумента 1 поступают тдктовые импульсы. При этом содержащееся в э тих разрядах число считы- вается с периодом Т до тех пор, пока оно не станет равным нулю. При этом через элементы ИЛИ 12 в блокуправления 3 поступает сигнал, удерживающий триг гер 13 в единичном состоянии. Благодаря этому импульсы от генератора тактовых импульсов 2 проходят через элемент И 14 к блоку 4. Как только содержимое вычитающего счетчика (число, содержащееся в старших разрядах регистра 1) станет равным нулю, через элемент . 11 пос тупит.сигнал, под действием которого три гер 13 переключится в нулевое состояние вследствие чего прекратится подача сигналов от генератора 2 к блоку 4. Таким образом, с помощью блока управления 3 содержимое старших разрядов регистра ар гумента 1 передается на блок 4 в виде последовательно поступающих приращений Д X j , где X 1 - значение числа, содержащееся в старших разрядов регистр аргумента 1; Л Xi - приращения этого „п/2 , Через Z i циклов на первом и втором выходе блока 4 образуются коды соответственно синуса и косинуса от уг ла Xi . Код синуса поступает на первый вход блока умножения 6, на второй вход которого поступает число Х i содержаще- еся в tt /2 младших разрядов регистра аргумента 1. Кодьи ( X 1 ) поступает, кроме того, и в старшие f /2 разряды регистра результата 9 и записывается в нем. Аналогично значения кода косинуса поступают на первый вход блока умножения 7, на второй вход которого также поступает число Х2- Одновременно с этим значения COS У I поступают и на входы П /2 разрядного накапливающего сумматора 5, где суммируются с предварительно установленным до начала работы устройства числом - ). Полученное в резульгате суммирования число (СОЗХд-2 ) поступает на старшие rt /2 разряды регистра результата 8. На младшие W /2 разряды этого же регистра 8 поступает произведение с выходов блока умножения 6. Он устроен так, что выдает результат с отрицательным знаком в дополнительном коде. Таким образом, в регистре результата 8 получается число ()4(1-Х2втХ02- /2 Xgen-rX, scosX -S что и есть искомый результат. Результат- умножения с выходов блока 7 поступает на младшие М /2 разряды регистра результата 9. Аналогично косинусу в нем образуется значение + .X2emX,. Время вычисления при той же самой точности в предлагаемом вычислителе примерно в раза меньше, чем в прототипе. Формула изобретения Вычислитель функций синуса и косинуса, содержащий генератор импульсов, регистр аргумента,1блок управления,, накапливающий сумматор и два регистра результата, причем выход генератора импульсов соединен со входом регистра аргумента и первым входом блока управления, второй вход которого подключен к первому выходу регистра аргумента, выход накапливающего сумматора соединен с первым входом первого, регистра результата, отличающийся тем, что, с целью повышения быстродействия, в него введены блок вычисления старших разрядов функции и два блока умножения, причем выход блока управления соединен со входом блока вычисления старших разрядов функции, первый выход которого соединен с первым входом первого блока умножения и первым входом второго регистра резульгага, второй вход когорого подключен к выходу вгорого блока умножения, первый вкод когорого соединен с вгорым выходом регисгра аргуменга и вгорым входом первого блока умножения, выход когорого подключен ко второму входу первого регист ра результата, а второй выход блока вычисления старших разрядов функций соедивзв со входом накапливающего сумматора и вгорым входом вгорого блока умножения.

Исгочники информации, принягые во внимание при экспергизе:

1,Авгорское свидегельсгво СССР № 454564, кл, Q Об F 15/24, 1972.

2,Авгорское свидегельсгво СССР Ms 419896, кл. Q Об Р-15/34, 1971.

Фи1.1