Устройство циклового фазирования аппаратуры передачи двоичных сигналов Советский патент 1979 года по МПК H04L7/08 

Изобретение относится к связи и может использоваться в передающей и приемной частях систем передачи двоичных сигналов.

Известно устройство циклового фазирования аппаратуры передачи двоичных сигналов, содержащее регистр сдвига и последовательно соединенные дешифратор, счетчик и решающий блок, а также блок стробирования I.

Однако известное устройство л-овольно сложно.

Целью изобретения является упрощение устройства путем исключения п-дещифраторов и п-счетчиков.

Для этого в устройство циклового фазирования аппаратуры передачи двоичных сигналов, содержащее регистр сдвига и последовательно сюединеиные дешифратор, счетчик и решающий блок, а также блок стробирования, введен блок коррекции, вход которого соединен с выходом блока стробироваиия, а выход подключен к входу дещифратора, другие выходы которого подключены к разрядным входам регистра сдвига, разрядные выходы которого по тключены к

другим входам дешифратора и блока коррекции.

На чертеже приведена электрическая схема предложенного устройства.

Устройство циклового фазирования аппаратуры передачи двоичных сигналов содержит блок 1 стробирования, регистр 2 сдвига, дешифратор 3, счетчик 4, решаюший блок 5 и блок 6 коррекции. Регистр сдвига состоит из ячеек 7.

Устройство работает следующим образом.

В каждом цикле принимаемого сигнала содержится N бит, из которых Е бит нринадлежит синхрокомбинации. Расстояние между любыми двумя соседними битами сии5хрокомбинации равно г бит. Номера ячеек 7 регистра сдвига, подключенных к выходам дешифратора 3, определяются следующим соотношением: i к-г + 1, где к - целое число, лежашее в интервале 1 к logt,.

Принимаемая в каждый такт двоичная

0 информация поступает на вход блока 6 коррекции и, если на разрядных выходах (i -.) ячеек 7 регистра 2 в данный момент в параллельном двоичном коде записано число М, сравнивается с (М + 1)-м битом синхрокомбинации. При их совпадении на выходах дешифратора 3, подключенных к разрядным входам регистра сдвига 2, появляется, число (М + 1), которое следующим тактом записывается в первую и i-e ячейки 7 регистра 2 сдвига. Продвигаясь в последнем 2, двоичное число (М + 1) появляется на разрядных выходах (i - 1)ячеек 7 через г тактов и используется при сравнении очередного бита информации с (М + 2)-м битом синхрокомбинации. В каждом очередном такте на выходах дешифратора 3, подключенных к разрядным входам регистра сдвига 2, устанавли Мётея двойчтйое число, котб рое определяется битом информации, принятым в данный момент, и битом, принятым на г тактов ранее, и никак не связано со значением бит информации, принятых в промежутке (от первого предшествующего до (г - 1)-го включительно). Благодаря тому, что двоичные числа, поступающие с выходов дешифратора 3, подключенных к разрядным входам регистра сдвига, хранятся в нем раздельно, входная информация в устройстве разделяется на г потоков так, что в каждый из потоков попадают биты входного сигнала, отстоящие друг от друга на г тактов. Обработка информации внутри каждйго из потоков осуществляется независимо от других потоков. Число М, которое записывается с выходов дешифратора 3 в регистр сдвига, каждый раз равно числу бит, совпавших с началом синхрокомбинации в том из потоков, бит которого поступил в данном такте на вход блока стробирования 1. Если в очередном такте производится сравнение входного бита с последним битом синхрокомбинации и при этом фиксируется их совпадение, с выхода дешифратора 3 постуцает сигнал на счетчик 4, отмечая обнаружение синхрокомбинации в данном потоке бит. При неоднократном повторении такого сигнала.для данного потока с.выхода счетчика 4 поступает сигнал в решающий блок 5, и последний подстраивает приемную часть аппаратуры. Если же в момент, когда в 1-тых ячейках 7 было записано двоичное число М, произошло несовпадение принятого бита с (М + 1)-м битом синхрокомбинации, блок 6 коррекции вырабатывает управляющий сигнал, поступающий на вход дешифратора 3, по которому на выходах дешифратора 3, подключенных к разрядным входам регистра 2 сдвига, появляется число, которое отражает максимальное число последних принятых в данном потоке бит, совпавших с началом синхрокомбинации. Таким образом, блок коррекции 6 исключает возможность пропуска синхрокомбинации в цикле принимаемого сигнала. Предложенное устройство позволяет осуществлять быстрое вхождение в синхронизм при небольшом объеме памяти. Формула изобретения Устройство циклового фазирования аппаратуры передачи двоичных сигналов, содержащее регистр сдвига и последовательно соединенные дешифратор, счетчик и решающий блок, а также блок стробирования, отличающееся тем, что, с целью упрощения устройства путем исключения п-дешифраторов и п-счетчиков, введен блок коррекции, вход которого соединен с выходом блока стробирования, а вьгход подключен к входу дешифратора, другие выходы которого подключены к разрядным входам регистра сдвига, разрядные выходы которого подклюj eHbi к другим входам дешифратора и блока коррекции. Источники информации, принятые во внимание при экспертизе 1. Патент ФРГ № 2118018, кл. 21 а 136/24, 1976.