Устройство циклового фазирования аппаратуры передачи двоичных сигналов Советский патент 1988 года по МПК H04L7/08 

ел

4

Изс бретеиие оч носится к технике передачи дискретной информаг ии, а именно к устройствам синхронизации п циклам передающей и гфиемной частей аппаратуры передачи двоишшх сигна- пов при использовании распределенной синхрокомбинации.

Цель изобретения - расширение функциональных возможностей путем обес- печения гцжлового фазирования при неравномерно распределенной синхрокомбинации .

На чертеже приведена структурная электрическая схема устройства,

Устройство циклового фазирования содержит блок 1 стробирования, блок 2 сравнения, ключ 3, триггер 4, решающий блок 5, блок 6 памяти, первый счетчик 7, дополнительный блок 8 сравнения и второй счетчик 9,

Устройство работает следующим образом.

Перед началом работы в блок 6 памяти заносятся исходные данные, сое- тоящие из двоичного кода расстояния между каждыми двумя соседними символами синхрокомбинации, признака конца цикла,, после которого порядок распределения символов и сами символы синх- рокомбинации повторяются, кроме того первый и второй счетчики 7 и 9 и триггер 4 обнуляются (цепи начальной установки и занесения информации в память на схеме не показаны). Таким образом, счетный вход второго счетчика 9 закрыт, из блока 6 памяти на вход дополнительного блока 8 сравнения поступает первое управляющее слово, которое обозначает расстояние между первым и вторым синхробитами в двоичном коде, кроме того, закрыт ключ 3 и счетный вход первого счетчика 7.

Приходящие на вход символы строби- руются в блоке 1 стробирования и поступают далее в блок 2 сравнения. На адресньш вход блока 6 памяти заведен выход первого счетчика 7, показания которого обозначают номер символа синхрокомбинации, подлежащего сравнению с поступившим символом на входе, Считанньй из оперативной памяти символ эталонного синхрокода, через второй выход олока 6 памяти поступает на второй блока 2 сравнения. Как только синхробит совпадает с входным символом, триггер 4 по сигналу из блока 2 сравнения устанавливается в

jg

15

20

25 зо .

,,

35

50

5

единичное состояние, и на счетном входе второго счетчика 9 появляется разрешение. Каждый последующий входной символ увеличивает показания второго счетчика 9 на единицу до тех пор, пока его показания не сравнятся с двоичным числом, поступающим из блока 6 памяти . Когда указанное сравнение произойдет, триггер 4 сбрасывается, счетный вход второго счетчика 9 закрывается, ключ 3 открывается, а показания первого счетчика 7 увеличиваются на единицу.

Считанный из блока 6 панятч новый символ эталонного синхрокода поступает в блок 2 сравнения, в котором происходит сравнение входного символа с очередным синхробитом. Если указанные символы равны, то появившийся сигнал на выходе блока 2 сравнения, пройдя через ключ 3, обнуляет показания второго счетчика 9 и, кроме того, поступает в решающий блок 5, в котором происходит накопление совпадений входных символов с синхробитами и принятие решения о вхождении в синхронизм с входным потоком информации, В случае несравнения в блоке 2 сравнения входного символа с очередным синхробитом peшaюш й блок 5 сбра- сьшает ранее накопленное количество совпадений и начинает подсчет с нуля, при этом ключ 3 остается открытым, а в блоке 2 сравнения происходит сравнение следукяцего входного символа с синхробитом, на котором произошло несравнение. После появления входного символа, равного проверяемому синхро- биту, триггер 4 снова взводится, из блока 6 памяти считывается очередное управляющее слово, содержащее двоичное число, указывающее расстояние до очередного синхробита и сам синхробит, а описанный процесс повторяется. Если в управляющем слове также присутствует признак конца цикла, первый счетчик 7 обнуляется, и блок 2 сравнения переходит к поиску первого символа синхрокомбинации.

Формула изобретения

Устройство циклового фазирования аппаратуры передачи двоичных сигналов , содержащее блок памяти, решающий блок, выход которого является выходом устройства, и последовательно соединенные tijioK стробирования, вход которого является входом устрг.й3U

ства, и блок сравнения, отличающееся тем, что, с целью расширения фун1сциональных возможностей путем обеспечения циклового фазирования при неравномерно распределенной сйнхрокомбинации, введены триггер, первый счетчик, ключ и последовательно соединенные второй счетчик и дополнительный блок сравнений, второй вход которого объединен с входом сброса первого счетчика и первым выходом блока памяти, адресный вход которого соединен с выходом первого счетчика, второй выход блока памяти соединен с вторым входом блока

5449

сравнения, выход которого соединен с установочным входом триггера и информационным входом ключа, выход которого соединен с входом решающего блока и входом сброса второго счетчика, тактовый вход которого соединен с тактовым входом блока стробирова- ния и является тактовым входом уст10 ройства, счетный вход второго счетчика соединен с выходом триггера, вход сброса которого соединен с управляющим входом ключа, счетньм входом первого счетчика, вторым входом решающе15 шо блока и выходом дополнительного блока сравнения.

Изобретение относится к технике передачи дискретной информации. Цель изобретения - расширение функциональных возможностей путем обеспечения циклового фазирования при неравномерно распределенной синхрокомбинации. Устр-во содержит блок стробиро- вания 1, блок сравнения 2,решающий блок 5, блок памяти 6, В устр-во введены ключ 3, триггер 4, счетчики 7,9 и дополнительный блок сравнения 8.Во время работы происходит сравнение поступающих с входа двоичных сигналов с элементами синкрокомбина- ции через расстояния, считьгааемые из блока памяти 6. При этом счетчик 7 определяет номер искомого синхробита, а счетчик 9 отсчитывает расстояние межцу каждььми двумя соседними элементами синхронизации. Схема сравнения дает сигнал о равенстве показаний счетчика 9 и двоичного числа, считанного из блока памяти для данного синхробита. 1 ил. с «