название | год | авторы | номер документа |
---|---|---|---|
Цифровая следящая система | 1990 |
|
SU1835533A1 |
Анализатор сигнала тактовой синхронизации | 1990 |
|
SU1781834A2 |
УСТРОЙСТВО СЛЕЖЕНИЯ ЗА ЗАДЕРЖКОЙ ШУМОПОДОБНЫХ ЧАСТОТНО-МАНИПУЛИРОВАННЫХ СИГНАЛОВ | 2006 |
|
RU2313184C1 |
Цифровое устройство селекции движущихся целей | 1984 |
|
SU1841294A1 |
Устройство для настройки моментного вентильного электродвигателя | 1987 |
|
SU1515273A1 |
Цифровая следящая система | 1990 |
|
SU1833835A1 |
УСТРОЙСТВО УСКОРЕННОЙ СИНХРОНИЗАЦИИ ПРИЕМНИКА ШУМОПОДОБНЫХ СИГНАЛОВ С МИНИМАЛЬНОЙ ЧАСТОТНОЙ МАНИПУЛЯЦИЕЙ | 2011 |
|
RU2446560C1 |
Способ обнаружения и высокоточного определения параметров морских ледовых полей и радиолокационная система для его реализации | 2019 |
|
RU2710030C1 |
РАДИОЛОКАЦИОННАЯ СТАНЦИЯ | 1993 |
|
RU2037842C1 |
УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯ НЕСУЩЕЙ ЧАСТОТЫ СИГНАЛОВ С АМПЛИТУДНО-ФАЗОВОЙ МАНИПУЛЯЦИЕЙ | 2002 |
|
RU2234816C1 |
Измеритель угловой координаты, содержащий запоминающий блок, вычитатель, блок управления и последовательно включенные синхронный интегратор, пороговый блок, блок считывания угла и сумматор, при этом вход запоминающего блока соединен с выходом синхронного интегратора, второй вход блока считывания угла соединен с первым выходом блока управления, отличающийся тем, что, с целью повышения точности измерения угловой координаты, введены счетчик, два блока совпадения, три запоминающих элемента, три перемножителя и два функциональных преобразователя, при этом первый выход блока управления через последовательно включенные первый блок совпадений, первый запоминающий элемент, первый перемножитель, первый функциональный преобразователь, вычитатель и второй перемножитель соединен с вторым входом сумматора, второй выход блока управления через последовательно включенные счетчик, второй блок совпадений, второй запоминающий элемент, третий перемножитель и второй функциональный преобразователь соединен с вторым входом вычитателя, третий выход блока управления соединен с вторым входом второго блока совпадений, выход запоминающего блока соединен с вторым входом третьего перемножителя, первый вход которого соединен с вторым входом первого блока совпадений, выход синхронного интегратора соединен с вторым входом первого перемножителя, а выход третьего запоминающего элемента соединен с вторым входом второго перемножителя.
Авторы
Даты
2014-12-20—Публикация
1977-05-04—Подача