Комбинированная вычислительная система Советский патент 1979 года по МПК G06J1/00 

К недостатку известного устройства следует отнести большие затраты времени на передачу промежуточных результатов между цифровой вычислительной машиной (ЦВМ) и решающими блоками и затраты времени на организацию программного управления работой решающих блоков со стороны ЦВМ при решении задач математической физики с высокой точностью за счет многократного использования выбора одних и тех же решающих блоков для моделирования сеточной области по частям, что приводит к снижению быстродействия.

Цель изобретения - повышение быстродействия системы.

Указанная цель достигается тем, что система содержит блок памяти, коммутаторы и распределитель, управляющий вход которого подключен к выходу блока управления, управляющие выходы распределителя соединены с входами коммутаторов, информационный вход первого из которых подключен к выходам решающих блоков. Информационный выход первого коммутатора соединен с входом блока памяти, информационные выходы блока памяти подключены к информационным входам второго коммутатора, информационные выходы которого соединены с входами первого и последнего решающих блоков.

Структурная схема комбинированной вычислительной системы приведена на фнг. 1. На фиг. 2 показан пример решения задачи.

Схема содержит цифровую вычислительную машину (ЦВМ) 1, блок 2 буферной памяти, регистр 3 признака информации, блок 4 местного управления и счетчик 5 адреса. Первый информационный выход блока 2 подключен к входу первого преобразователя 6 кода, соединенного информационным выходом с информационным входом блока 7 коммутаторов, подключенного информационным выходом к входам решающих блоков 8о-8и. Управляющий вход и выход решающих блоков соединены с первым выходом и входом блока 9 управления решающими блоками, вторые вход и выход блока 9 - с блоком 4, подключенным управляющим выходом к первому управляемому входу блока 7 и соединенным двусторонней связью с ЦВМ 1. Второй вход блока 7 подключен к выходу дешифратора 10 признака информации, соединенного входом с выходом блока 3. Информационные выходы решающих блоков 8о-8„ подключены к вторым входам блока 2, вход которого соединен с выходом дешифратора 11 адреса, подключенного входом к выходу блока 5. Второй информационный выход блока 2 подсоединен к ЦВМ 1 через второй преобразователь 12 кода. Кроме того, информационные выходы решающих блоков 8о-8п подключены к информационным входам первого коммутатора 13, информационные выходы которого соединены

с входами блока 14 памяти, подключенного выходами к входам второго коммутатора 15. Информационные выходы коммутатора 15 соединены с входами первого, последнего решающих блоков. Управляющие входы блоков 13, 15 подключены к выходам распределителя 16, подсоединенного входом к третьему выходу блока 9.

Блок 2 буферной памяти состоит из регистров 7о-17„, осуществляющих ввод (выход) информационных слов из ЦВМ 1 (в ЦВМ) носледовательно по словам и параллельно по разрядам и передачу их в решающие блоки 8о-8п, параллельно по

словам и носледовательно по разрядам по сигналам блока 4 местного управления, причем выбор требуемого регистра I7j выполняется с помощью счетчика 5 и дещифратора 11 адреса.

Преобразователь 6 кода содержит блоки 18о-18п преобразования последовательного кода из прямого в дополнительный.

Крайние рещающие блоки 8о и 8 выполнены в виде блоков для задания граничных условий, а каждый решающий блок 8г (, п-1) содержит совокупность интеграторов, определенным образом закоммутированных друг с другом для нахождения функции в узле сеточной области.

Для организации ввода информационных слов (начальных условий, различных коэффициентов) в интеграторы решающих блоков 8i-8„ 1 предназначен блок 7 коммутаторов, содержащий коммутаторы

19i-19n-i, каждый из которых по сигналам дещифратора 10 признака информации соединяет выход с входом того интегратора решающего блока, признак которого задан в регистре 3 со стороны ЦВМ 1.

Второй нреобразователь 12 кода осуществляет преобразование дополнительного кода в прямой при выводе результатов из решающих блоков 8 -8„-1 в ЦВМ 1 через

блок 2 буферной памяти. Блок 4 местного управления синхронизирует и управляет работой всех блоков, осуществляющих связь между ЦВМ 1 и решающими блоками 8о-8п. В режиме непосредственного

решения задачи (моделирование сеточной области) синхронизацию и управление блоками 8о-8п обеспечивает блок 9, формирующий сигналы «Пуск и «Останов. Сигнал «Останов вырабатывается в блоке 9

либо на основе информации, задающей время работы решающих блоков со стороны блока 9 (например, числом шагов интегрирования, если оно известно), либо на основе информации при достижении заданной точности со стороны решающих блоков.

Первый коммутатор 13 соединяет выходы решающих блоков 8о-8п с входами блока 14 памяти по сигналу распределителя 16.

Блок 14 памяти состоит из регистров 20о-20п, предназначенных для приема хранения и выдачи промежуточных результатов моделирования сеточной области с помощью решающих блоков 8о-8п.

Второй коммутатор 15 предназначен для соединения но сигналу с распределителя 16 выходов двух рядомстоящих регистров 20,i, 20f блока 14 памяти с входами крайних рещающих блоков 8о и 8п соответственно, причем по первому сигналу распределителя коммутируются выходы регистров

200,20, по второму - выходы регистров

201,202 и т. д.

Распределитель 16 предусмотрен для управления блоками 13, 15 и формирует по сигналу «Останов, поступающему из блока 9, сигнал чтения результатов решающих блоков, одновременно являющийся сигналом записи граничных условий в блоки Во и 8,1. Длительность управляющего сигнала блока 16 составляет р тактов, где р - количество двоичных разрядов информационного слова блоков 8о-8,1, за исключением первого сигнала, длительность которого составляет 2р тактов.

Работа комбинированной вычислительной системы происходит следующим образом.

Из ЦВМ 1 последовательно по словам и параллельно по разрядам при помощи счетчика 5 и дешифратора И адреса в регистры блока 2 считывается информация, которая затем параллельно по словам и последовательно по разрядам, преобразуясь в дополнительный код на блоках IBj преобразования блока 6, через коммутаторы 19, блока 7 записывается в соответствующие интеграторы рещающих блоков 8,-, определенные признаком информации, записываемым из ЦВМ 1 в регистр 3 и дешифрируемым блоком 10 в сигнал, управляющий блоком 7. Таким образом в решающие блоки 8i-8n-i записываются начальные условия и коэффициенты, а в блоки 8о-8п- граничные условия. При этом уменьщается время записи граничных условий в блоки Во, 8„ задания граничных условий, поскольку не требуется настройки рещающих блоков на работу в режим граничного или внутреннего блока. По окончании занесения исходной информации в рещающие блоки блок 9 формирует сигнал «Пуск, осуществляется моделирование сеточной области, i-Mv узлу которой соответствует решающий блок 8;. Значения, полученные «в блоках В,, 8,, являются соответственно граничными условиями для i-ro участка моделирования (, п). Порядок погрешности рещения составляет величину квадрата шага моделирования. Поэтому достижение высокой точности многократным использованием одного и того же набора решающих блоков происходит следующим образом.

Последовательно осуществляется моделирование на каждом участке, при этом шаг моделирования уменьшается в п раз и соответственно в « раз возрастает точность рещения для центрального я/2 узла участка (см. фиг. 2, 1-л). Значения в центрах участков моделирования принимаются в качестве граничных условий для новых участков моделирования, на которых последовательно осуществляется решение, и высокая точность достигается для всех узлов сеточной области (см. фиг. 2, я-Ы, 2/г-1).

В соответствии с описанной последовательностью действий, после первого сигнала «Останов блока 9 управления распределитель 16 формирует сигнал, в течение первых р тактов которого коммутатор 13 соединяет выходы блоков 8, (г 0, п с входами регистров блока 14, в которые последовательно по разрядам и одновременно ио словам заносятся рез льтаты моделирования сеточной области (фиг. 2, о). Во вторые р тактов первого сигнала распределителя 16 коммутатор 15 соединяет соответственно выходы регистров 20о, 20i с входами блоков 8а и Вп, в которые заносятся граничные условия для первого участка моделирования. Затем блок 9 выдает сигнал «Пуск на входы рещающих блоков. После этого следует моделирование на участке сеточной области блоками Во-В„ (фиг. 2, 1).

По сигналу «Останов блока 9 управления распределитель 16 формирует сигнал, по которому коммутатор 13 соединен выход блока 8„/2 с входом регистра 20о блока 14. Одновременно коммутатор 15 соединяет выходы регистров 20i, 202 с входами блоков Во, 8п. В регистр 20о заносится значение на левой границе (n-f 1)-го участка моделирования, а в блоки Во и 8„ заносятся граничные условия для второго участка моделирования. Затем следует сигнал «Пуск из блока 9 управления на входы рещающих блоков Во-B,i и осуществляется моделирование на втором участке (фиг. 2, 2). Аналогичным образом происходит работа устройства при обходе остальных /-х участков моделирования, если .

При моделирование /-х участков (фиг. 2, /г+1-2/2-1) происходит следующим образом. После (/-1)-го моделирования по сигналу «Останов блока 9 управления выходы блоков Во-В„ соединяются с входами регистров 17о-17,i блока 2 буферной памяти, нз которых информация (результаты рещения) последовательно по словам и параллельно по разрядам через второй преобразователь 12 считывается в ЦВ.М 1. Эти действия совмещаются по времени с выработкой распределителем 16 управляющего сигнала, по которому коммутатор 13 закрывается, а коммутатор 15 соединяет выходы регистров 20,, 20,,--« с входами блоков 8о-8„, в которые заносятся граничные условия для /-ГО участка; моделирование на нем осуществляется затем по сигналу «Пуск блока управления.

Благодаря введенным блокам и связям между ними повысилось быстродействие системы.

Формула изобретения

Комбинироваиная вычислительная система, содержащая цифровую вычислительную машину, соединенную информационным вь1ходом с входами регистра признака информации, блока местного управления, счетчика адреса и блока буферной памяти, первый информационный выход которого подключен к входу первого преобразователя кода, ипформациоиный выход которого соединен с одним входом блока коммутаторов, информационный выход которого подключен к входам решающих блоков, информационные выходы которых подсоединены к входу блока буферной памяти, второй информационный выход которого через второй преобразователь кода подключен к входу цифровой вычислительной машины, адресный вход которой соединен с выходом дешифратора адреса, вход которого подключен к выходу счетчика адреса, управляющий вход цифровой вычислительной машины соединен с выходом блока местного управления, один управляющий выход которого подключен к другим входам блока коммутаторов, другие управляющие выходы и входы блока местного управления соединены с соответствующими входами и выходами цифровой вычислительной машины, и блок управления, управляющий выход и вход которого соединены с соответствующими входами и выходами решающих блоков, информационный вход решающего блока, кроме первого и последнего, соединен с информационным выходом предыдущего решающего блока, а

информационный выход - с информационным входом последующего решающего блока, выход регистра признака информации подключен к входу дешифратора признака информации, выход которого соединен с

соответствующим входом блока коммутаторов, отличающаяся тем, что, с целью повышения быстродействия системы, она содержит блок памяти, коммутаторы и распределитель, управляющий вход которого

подключен к выходу блока управления, унравляющие выходы распределителя соединены с входами коммутаторов, информационный вход первого из которых подключен к выходам решающих блоков, информационный выход первого коммутатора соединен с входом блока памяти, информационные выходы которого подключены к информационным входам второго коммз татора, информационные выходы которого

соединены с входами первого н последнего решающих блоков.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 155668, кл. G 06J 1/02, 1961.

2.Авторское свидетельство СССР № 524490, кл. G 06J 3/00, 1974.

I„

0 1 f n- 1/7

n+i

П+2

Zn-r