Логическое запоминающее устройство Советский патент 1979 года по МПК G11C15/00 

По основному авт. св. № 492934 известно логическое запоминающее устройство, содержащее числовые линейки, разрядные шины которых подключены к выходам разрядного блока управления, линейные шины - к выxoдa адресного блока управления, шины чтения - к входам выходного регистра, выходы которого соединены с входами элементов И первой груп пы, регистр слова, входы которого подключены к выходам элементов И второй группы а выходы - к входам разрядного блока управления, управляющие шины, шины индикации и шины начальной установки, а так же блок модификации адреса и блок формирования массивов, входы которого под кпючены к выходам регистра адреса и блока модификации адреса, соединенным с входами элементов И второй группы, а выходы - соответственно к входам адресного блока управления и шинам индикации, выходы элементов И первой группы подключены к входам регистра адреса и одним входам блока модификации адреса, другие входы которого соединены соответственно с управляюшими шинами и шинами начальной установки. Однако известное логическое запоминающее устройство не позволяет производить логическую обработау произвольным образам распределенных по объему накопителя массивов информации, каждое слово которых записывается в числовую линейку накопителя или считывается из числовой лянеШеи накопителя в виде последовательности; кратных частей этого слова (байтов), причем каждый последующий байт может быть записан либо считан в произволы1ЫЙ момент времени. Цель изобретения - расширеиие области применения устройства за счет возможности сопряжения каналов передачи информации как словарного, так и байтового формата. Это достигается тем, что предлагаемое устройство содержит блоки коммутации и блок индикации, информацио1шые входы и выходы одного из блоков коммутации соответственно подключены к шинам приема байта, приема сло ва и входным шинам регистра слова, информационные выходы и входы Другого блока коммутации соответствен о соединены с шинами выдачи байта, выдачи ел ва и выходными шинами выходного регистра, линейные шнны, шины чтения и разрядные шины блока индикации подключены соответственно к выходам и управляющим входам адресного блока и шине ввода константы. На чертеже дана блок-схема описываемого логического запоминающего уст ройства. Устройство содержит накопитель 1, с тоящий из ЧИСЛОВЫХлинеек 2, линейные 3 и разрядные 4 шины которых подключе ны соответственно к выходам адресного 5 и разрядного 6 блоков управления, а шины 7 чтения соединены с входами выходного регистра 8. Выходные шины 9 выходного регистра 8 соединены через элементы И 10 первой группы с входами 11 регистра 12 адреса и блока 13 модификации адреса, выходы которых под ключены к функциональньш входам ячеек 14 блока 15 формирования массивов и к входам элементов И 16 второй группы. Их выходы соединены с входными шинам 17 выходного регистра 18, выходы кото . рого подключены к входам разрядного блока 6 управления. Управляющие входы ячеек 14 соедине ны с шинами 19-22 управления, управля ющие входы элементов И 16 подключены к шине 23 управления, а счетные входы первого и второго разрядов блока 13 со динены с шинами 24 управления. Выход 25 признака модификации каждой ячейки 14 подключен к шине 26 индикации. Выход 27 индикации состояния первой ячейки 14 блока 15 соединен с Е1ходом 28запрета записи второй ячейки 14. Вход 28 запрета записи каждой последующей ячейки 14 подключен к выходу 27 индикации состояния предыдущей ячейки 14, а выход 27 индикации состояния последней ячейки 14 соединен с шиной 29 индикации состояния накопителя. Управляющий выход 30 каждой ячейки 14 блока 1 5 подключен к соответствующему входу адресного блока 5 управления и, кроме последней, к разрешающему входу 31 последующей ячейки 14 а управляющий выход 30 последующей ячейки 14 соединен с разрешающим входом 31 первой ячейки 14. Кроме того, устройство содержит шины 32 управления адресным 5 и разрядным 6 блоками управления, шины 33 начальной установки блока 13 и шину 34 управления первой группой элементов И 1О. Вход 28 запрета записи каждой ячейки 14 подключен через разделительный диод 35 к входу 28 запрета записи предыдущей ячейки 14, выход 27 последней ячейки 14 соединен через разделительный диод 35 с входом 28 запрета записи этой же ячейки, входы 36 ячеек 14 и один из управляющих входов адресного блока 5 подключены к шине 37 признака побайтовой обработки. Информационные входы и выходы блока 38 коммутации соединены соответственно с шинами 39 приема байта, шинами 40 приема слова и входными шинами 17 выходного регистра 18. Управляющий вход блока 38 коммутации подключен к щине 41 управления. Информационные выходы и входы блока 42 коммутации соединены соответственно с шинами 43 выдачи байта, шинами 44 выдачи слова и выходными шинами 9 выходного регистра 8. Управляющий вход блока 42 коммутации подключен к шине 45 управления. Линейные шины каждого адресного сечения 46 блока 47 памяти индикации состояния накопителя соединены с линейными шинами 3 соответствующей числовой линейки 2, причем байтовые группы раз рядов 48 каждой числовой линейки 2 и соответствующие им одноразрядные ячейки 49 памяти адресных сечений 46 блока памяти индикации состояния накопителя, имеющие одинаковые порядковые номера, подключены к одним и тем же линейным шинам 3. Разрядные шины 5О и щины 51 чтения блока 47 памяти индикации состояни я накопителя соответственно соединены с шиной 52 ввода константы и управляющими входами адресного блока 5 управления. Кроме того, шина 51 чтения одноразрядных ячеек 49 памяти, имеющих максимальный порядковый номер, подключена к шине 53 индикации. Предложенное логическое запоминающее устройство имеет два основных режима работы: режим записи массивов информации и режим их логической обработки, причем в каждом из этих режимов устройство может работать как с полными словами, так и с байтами. При работе с байтами в режиме записи запись последовательно следующих байтов для одного и того же периферийногс устройства производится в последовательгно расположенные байтовые группы разрядов 48 выбранной для записи числовой линейки 2 до ее заполнения. При работе с байтами в режиме логической обработки обработка информации, хранимой в выбранной числовой линейке 2., выполняется последовательно по байтам, записанным в последовательно расположенных байтовых группах разрядов 48, причем запись каждого отдельного байта или его логическая обработка может выполняться в произвольные моменты времени. Подобная организация записи и логической обработки информации позволяет при работе устройства с байтами совмещать процесс записи байтов с их упаковкой в формат полного слова либо процесс логической обработки байтов с распаковкой полного .слова, хранимого в выбранной числовой линейке 2, на байты. В режимах записи и логической обработки полных слов устройство работает следующим образом. Сигналы на шинах 41 и 45 управле, ния и шине 37 признака побайтовой обработки отсутствуют. В результате этого входные выходного регистра 18 коммутируются блоком 38 коммутации с шинами 40 приема слова, выходные шины 9 выходного регистра 8 коммутируются блоком 42 коммутации с шинами 44 выдачи слова, а сигналы на шинах 51 чтения блока 47 памяти индикации состояния накопителя не оказывают влияния на работу адресного блока 5 управления. Каждому массиву информации присваивается признак, называемый начальным адресом массива. Запись массивов информации производится в незанятые к момен ту записи числовые линейки 2 накопителя 1. Часть массива, записанная в следу ющих по порядку числовых линейках 2, называется подмассивом данного массива информации. Каждому подмассиву присваивается соответствующий признак, называемый текущим адресом массива, представляющий собой (к+ 2)-разрядный код, в котором к старших разрядов образован полем начального адреса массива, а младших резрядоЁ- полем константы мо дификации, являющейся порядковым номером подмассива в данном массиве инфор)мации. Текущий адрес, соответствующий каждому последующему подмассиву некоторого массива информации, увеличивается а единицу младшего разряда по сравнеию с текущим адресом предыдущего подассива. Будем считать, что в режиме записи различные массивы информации могут потупать от периферийных устройств (на ертеже не показаны) по частям, прием тдельных частей одного и того же масива может следовать через произвольые промежутки времени, в течение которых устройство может производить заись отдельных частей других массивов нформации. Для организации правильной очередности подмассивов каждого массива инормации после окончания записи отдельной части массива текущий адрес увелиивается на единицу младшего разряда и хранится в одной из. числовых линеек 2 накопителя 1 до поступления очередной части этого массива информации. При поступлении от периферийных устройств очередной части некоторого массива информации в накопителе 1 производятся выборка и считывание текущего адреса этого массива. При этом логическое запоминающее устройство работает во вспомогательном режиме - в режиме обращения к текущему адресу. Выборка требуемой числ1.1вой линейки 2 в накопителе 1 производится по признаку. Числовые линейки 2, в которых записаны слова одного и того же подмассива, одинаковый признак, представляющий собой текущий адрес, соответствующий этому подмассиву. Признак каждой числовой линейки 2 Хранится в ячейке 14, соответствующей этой линейке. Числовая линейка счнта- ется выбранной, если код текущего адреса массива, формируемый в регистре 12 адреса и блоке 13, совпадает с кодом, хранящимся в ячейке 14, соответствующей этой числовой линейке. Признак числовой линейки, в которой хранится код текущего адреса массива, представляет собой (к+ 6+1)-разрядное двоичное число, в к старших разрядах которого записан код начального адреса массива, а в младшем разряде - единица, если в этой числовой линейке хранится код текущего адреса записи массива информации, или же в младшем разряде записан нуль, если в этой числовой линейке хранится код текущего адреса обработки массива информации, В остальных разрядах этого двоичного числа записаны нули.

Коды признаков тех числовых линеек, в которых хранятся коды текущих адресов массивов, формируются в регистре 12 адреса и блоке 13. Поэтому общая длина разрядной сетки регистра 12 адреса и блока 13 составляет к+2 + 1 разрядов, к + Z старших разрядов используются для формирования текущих адресов массивов, а младший разряд - только при формироВании кодов признаков числовых линеек, .в которых хранятся коды текущих адресов массивов.

Для упрощения описания работы логического запоминающего устройства рассмотрим отдельно логику работы ячеек 14 блока 15, Он может работать в трех режимах: Запись, Считьшание и Опрос содержимого.

Каждая ячейка 14 может находиться в трех состояниях: Занята, Свободна и Ожидание.

При состоянии Занята в ячейке 14 Записано отличное от нуля число. При состоянии Свободна в ячейке записан нуль. При состоянии Ожидание в ячейке записано отличное от нуля число и данная ячейка способна к возбуждению, если при рабо блока 15 в режимах Считывание и Опрос содержимого код текущего адреса массива совпадает с кодом числа, храняш.егося в ячейке 14.

Операции, вьгаолняемые в ячейке 14 при различных режимах работы блока 15, приведены в таблице.

Т а б л

и ц -а

Свободна

Запись

Занята

20

или Ожидание

19; 20 Свободна

держимого

Запись кода начального или текущего адреса массива и выдача сигнала на управляющий выход 30, если отсутствует сигнал на входе 28 запрета записи ячейки 14, в противном случае - сохранение состояния. Выдача сигнала на выход 25 признака модификации, если на разрешающем входе 31 ячейки 14 появился сигнал, в противном случае - сохранение состояния.

Операция по п. 1 и установка ячейки 14 в состояние Ожидание , если отсутствует сигнал на входе 28 запрета записи.ке 14, с кодом начального или текущего адреса массива, выдача сигнала на управляющий выход 30 и выход признака модификации в случае совпадения, в противном случае - сохранение состояния.

9 Свободна Занята Считыва- 21; 22 ние Ожидани

Сигнал на выходе 27 индикации состония любой из ячеек 14 присутствует в том случае, если ячейка находится в состоянии Свободна.

Перед началом работы в логическом запоминающем устройстве для всех массивов формируются исх;одные теку1вяе адгffeca записи и обработки массивен. 4ч рмирование происходит следуювдтм обрезом. Перед началом работы все ячейке 14, регистр 12 адреса и бл( устанавливаются в нулевое состояние.

В первом такте ва входы 11 регист,ра 12 адреса от периферийных устройств поступает код начального ащзеса массива, который заносится в ретшстр 12, а по шинам 24 управления во второй разряд блока 13 записывается единнаа.

Во втором такте на шину 23 ущр&бления поступает сигнал, переЕЛЮчгштнЙ вторую группу элементов И 16 в проводящее состояние, и исходный текущий адрес записи или обработки массива, сформированный в регистре 12 адреса и блоке 13, заносится в регистр 18 слова

В третьем такте по шинам 33 прриз- водится сброс в нуль содержимого блока 13, если формируется исходный текущий адрес обработки массива, либо сброс в нуль с записью единицы в первый разряд этого блока, если формируется исходный текущий адрес записи массива,

В четвертом такте на шины 19 и 2О управления поступаю сигналы, кото{яяе настраивают одну из ячеек 14, находящихся в состоянии Свободна, на запись начального адреса записи либо начального адреса обработки, сформированного в

10

Продолжение табл.

предыдущем такте ё регистре 12 адреса и блоке 13. Если в состоянии Свободна находится несколько ячеек 14, то записать код нвчая1«ого или те кущего адреса сможет только ячейка 14 с наименьшим порядковым номером. Подобная зависиМ(х:ть обеспечивается логикЫ работы ячеек 14 и с стемс подключения выходов 27 индикашш состоа1ия и входов 28 запрета запаси. Н«ярамер, если все ячейки 14 оказываются в состоянии Свободна, то проиэвес-га запись может только первая ячейка 14, так как толысо на ее вход 28 записи, подключён тый к щине заземления, не поступает сигнал запрета..

В этом же такте подаются сигналы на шины 32 управления, настраивающие адресный 5 я разрядный 6 блоки управления на организацию записи содержимого выходного регистра 18 в числовую линейку 2, соответствующую возбужденному управляю щему ВЫХОДУ 30.

В результате этого в одной из ячеек 14 зат1Сывается код начального адреса загшси или обработки. Эта ячейка переходит в состояние Ожидание, а в соответствукадей числовой линейке 2 записывается код исходного текущего .адреса записи или обработки.

В режиме обращения к текущему адресу логическое запоминающее устройство работает следующим образом.

В первом такте на входы 11 регистра 12 адреса подается код начального адреса массива, который заносится к регистр а блок 13 сигналами, поступающими по шинам 33 начальной установки, либо усСохранение состояния Установка ячейки 14 в состояние Ожвдание если на разрешающем входе 31 этой ячейки присутствует сигнал, в противном случае - сохранение состояния. Сравнение числа, хранящегося в ячейке 14, с кодом начального или текущего адреса массива. .В случае совпадения - выдача сигналов на управляющий выход ЗО и выход 23 признака модификации и переход в состояние Свободна , в противном случае сохранение состояния. танавливае1х:я в нуль, если производится обращение к текущему адресу обработки, либоус ганавлйвается в нуль с записью единицы в первый разряд, если производится обращениеК текущему адресу эапи си. В результате этого в регистре 12 адреса и блоке 13 формируется начальны адрес обработки или записи. Во втором такте на щину 21 управления поступает сигнал, по которому в .ячейках 14, .ЬдяЩйхся fe состб51ний Ожидание, производится операция по п, 6 (см. таблицу). В этом же такте на шины 32 управления подаются сигналы, производящие настройку адресного 5 и разрядного 6 блоков управления, органи зуюШах считывание текушего адреса записи или обработки из числовой линейки 2, соответствующей возбужденному выхо ду ЗО, т. е, управляющему выходу 30 той ячейки 14, содержимое которой совп |ло с начальны } адресом записи или об работки. Результат считывания поступает в выходной регистр 8. На этом заканчивается работа устройства в режиме обращения к текущему адресу. В режиме записи массивов информации логическое запоминающее устройство работает следующим образом. Считают, что в накопителе 1 перед началом записи имеются числовые линейки 2, хранящие записанную ранее информацию (будем называть эти числовые ли нейки 2 занятыми), и что ячейки 14, со ответствующие занятым числовым линейкам 2, находятся в состоянии Занята либо Ожидание, а остальные ячейки 14 в состоянии Свободна. При работе устройства в режиме записи массивов информации имеют место три цикла функционирования устройства: начальный, текущий и конечный. - - Рассмотрим начальный цикл функционирования устройства. В первом такте на шину 34 управления поступает сигнал, разрешающий работу первой группы элементов И 1О. В этом же такте по шинам 40 приема слова в выходной регистр 18 поступает пер вое слово подмассква записываемой информации, а по входам 11, подключенным через открытые элементы И 1О к выходным шинам 9, в регистр 12 адреса и блок 13 поступает считанный с выходно-го регистра 8 код текущего адреса записи, занесенный в выхошюй регистр 8 по окончании работы устройства в режи-ме обращения к текущему адресу. О1 Во втором такте на шииз 19 и 20 управления подаются сигналы, в соответствии с которыми в той ячейке 14 из числа находящихся в состоянии Свободна, которая имеет наименьший порядковый номер, выполняется операция по п. 3 (см. таблицу). В этом же такте на шины 32 управления поступают сигналы, наст-. раивающие адресный 5 и разрядный 6 блоки управления на выполнение операции записи содержимого выходного регистра 18 в числовую линейку 2, соответствующую возбужденному управляющему выходу 30. С него сигнал поступает также на разрешающий вход 31 последующей ячейки 14, в которой выполняется операция по п. 4, если эта ячейка находится в состоянии Занята или Ожидание. Если же последующая ячейка 14 находт-ся в состоянии Свободна, то она сохраняет своё состояние, так как сигнал на ее входе 28 запрета записи, подключенном к выходу 27 индикации состояния ячейки 14, записавшей код текущего адреса записи, исчезнет только-по окончании второго такта. Ре зу-льТатОМ начального цикла явл яется запись первого слова записываемого подмассива информации в одну из числовых линеек 2, заш-гсь текущего адреса записи массива в соответствующую этой числовой линейке 2 ячейку 14, установка этой ячейки в состояние Ожидание и формирование на шине 26 индикации сигнала в случае, если последующая ячейка 14 находится в состоянии Занята или Ожидание . За начальным циклом функционирования устройства в режиме записи следуют текущие циклы по числу оставшихся слов в записываемом подмассиве. Предла аейОе логическое запоминающее устройство обладает по сравнению с прототипом более широкой областью применения, так как позволяет сопрягать каналы передачи цифровой информации, имеющей как словарный, так и байтовый формат. Это Нозволяет использовать логическое запоминающее устройство в качест ве операционного устройства для процессоров систем первичной обработки дискретной информации, осуществляющих обмен Данными между центральным вычислительным устройствОЙ системы и множеством периферииных устройств, Формула изобретени-я Логическое запоминающее устройство по авт. св. № 492934, отличаю13щ е е с я тем, что, с целью расширения области его применения за счет воэможности сопряжения каналов передачи инфор мации как словарного, так и байтового формата, оно содержит блоки коммутацииs и блок индикации, информационные входах и выходы одного из блоков коммутации соответственно подключены к шинам приема байта, приема слова и входным 6741 01 14 нам регистра слова, информашюнные выходы и входы другого блока коммутации соответственно соединены с шинами выдачи байта, выдачи слова и выходными шинами выходного регистра, линейные шины, шины чтения и разрядные шины блока индикации подключены соответственно к выходам и управляюшим входам адресного блока и шине ввода константы.