Устройство микропрограммного управления Советский патент 1979 года по МПК G06F9/12 

54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к области вычислительной техники, в частности к ycTpoftcTBciM микропрограммного упраления, и может быть использовано в системах обработки данных.

Известно устройство микропрограммного управления, содержащее запоминающие блоки, два блока проверки условий, два элемента И, регистры адреса и триггеры блокировки 1.

Недостатками устройства являются незначительное быстродействие и повышенные затраты оборудования.

Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство микропрограммного управления, содержащее два блока памяти, два регистра адрвса, два коммутатора, два элемента И и триггер, причем выход каждого коммутатора соединен с первым входом соответствующего регистра адреса, первый и второй входы каждого блока памяти соединены с выходами соответствующих регистра адреса и элемента И, каждый вход устройства соединен с первыми входами одного элемента И и другого коммутатора 2,

Недостатки такого устройства - сложность и низкое быстродействие. Сложность устройства обусловлена

использованием в нем двух триггеров со счетным входся. Низкое быстродействие устройства также связано с использованием триггеров со счетным входом, а также с тем, что при необходимости реализации перехода от нечетной (четной) микрокоманды к нечетной (четной) адрес следующей микрокоманды считывается из одного блока памяти, записывается в другой регистр сщреса и затем через другой кс лмутатор записывается в регистр ошреса, соответствующий тому блоку , с которого была считана данная микрокоманда. При этом полупериод следования тактовых импульсов по каждому входу устройства не может превышать величины t,, определяемой следующим вырс1жением;

.

гдеСед- время считывания в блоке

памяти;

время записи адреса микрокоманды в регистр адреса; Тц - время срабатывания коммутатора. Частота поступления тактовых импульсОв 7 на каждый из входов устройства не может превышать величины f J определяемой следующим выражением: о . j-i Т1 2Т, Таким образом, необходимость записи кода адреса следующей микрокоманды сначала в один регистр адреса а потом перезаписи его через коммутатор в другой регистр адреса и, кроме того, применение триггеров со счетным входом, обладающих более низким быстродействием, чем триггер с раздельным входом, существен но снижает быстродействие такого уст ройства. Цель изобретения - повышение быст родействия и упрощение устройства. Поставленная цель достигается тем что первый и второй выходы триггера соединены с вторыми соответственно первого и второго элементов И, первые выходы первого и второ го блоков памяти соединены с первыми входами второго и первого коммутаторов, вторые выходы первого и второго блоков памяти соединены соответствен но с вторыми входами второго и первого коммутаторов и с соответствующи ми входами триггера, а вторые выходы первого и второго коммутаторов соединены с вторыми входами первого и второго регистров адреса. Структурная схема устройства приведена на чертеже. Устройство микропрограммного управления содержит триггер 1, коммутаторы 2, 3, регистры адреса 4, 5, элементы И 6, 7, блоки памяти 8, 9, входы 10, 11. Позициями 12, 13 и 14, 15 обозначены соответственно пер вые и вторые выходы блоков памяти. Устройство работает следующим образом. Триггер 1 осуществляет управление работой устройства. Если он находит ся в единичном (нулевом) состоянии, то открыт элемент И 6(7) и разрешается считывание тактовым импульсом, поступающим на вход 10(11), информации с блока памяти 8(9). Предположим, что в исходном состоянии триг гер 1 находится в единичном (нулевом) состоянии, а на регистре 4(5) находится адрес микрокоманды, подлежащей считыванию. Поскольку элемент (7)6 открыт, то первый тактовый импульс, поступающий с входа устройства 10(11) на первый вход элемента И 6(7), считывает с блока памяти .8(9) микрокоманду. Далее устройство может функционировать в двух режимах. Первый режим соответствует чередованию четных (нечетных) и нечетных (четных микрокоманд, во втором режиме реали04зуются переходы от нечетных (четных) к нечетным (четным) микрокомандам. При работе устройства в первом режиме со второго выхода 14(15) блока памяти 8(9) считывается каждый раз единичный сигнал, который поступает на нулевой (единичный) вход триггера 1 и переводит его в нулевое (единичное) состояние, в котором открыт элемент И 7(6). Одновременно с первого выхода 12(13) блока памяти 8(9) адрес следующей микрокоманды поступает на первый вход коммутатора 3(2), на второй вход которого поступает сигнал с выхода 14(15) блока памяти 8(9), наличие которого предопределяет запись адреса микрокоманды с первого выхода коммутатора 3(2) через первый вход на регистр адреса 5(4). В дальнейшем работа устройства повторяется аналогично описанному. Во втором режиме устройство функционирует следующим образом, ria втором выходе 14(15) блока памяти 8(9) сигнал отсутствует. Поэтому триггер 1 останется в единичном (нулевом) состоянии, при котором открыт элемент И 6(7). Одновременно с первого выхода 12(13) блока памяти 8(9) адрес следующей микрокоманды поступает на первый вход коммутатора 3(4). Отсутствие сигнала на втором входе коммутатора 3(4) предопределяет запись адреса микрокоманды со второго выхода коммутатора 3(2) через второй вход на регистр адреса 4(5). С приходом тактового импульса на вход 11 считывается микрокоманда с блока памяти 8(9). Если после этой считываемой микрокоманды необходимо вновь реализовать второй режим, то процесс повторяется аналогично описанному. Полупериод следования тактовых импульсов Г по кадазому входу устройства не превышает величины с 2 определяемой следующим выражением: 2 СЧ Л- КЧастота поступления тактовых импульсов fJ на каждый из входов устройства не может превышать величины f у g,определяемой следующим выражением: „ . Т2 (С-, Использование нового элемента - триггера с раздельными входами позволяет упростить устройство по сравнению с известным устройством. Подключение единичного входа триггера к выходу одного блока памяти, нулевого - к выходу другого блока памяти, нулевого выхода ко входу одного элемента И, а единичного - ко входу другого элемента И позволяет использовать триггер для управления работой устройства. Поскольку триггер с раздельными входами обладает более высоким быстродействием, чем триггер со счетным входом, то введение в схему одного триггера с раздельными входами повышает быстродействие устройства в целом. Подключение второго выхода каждого блока памяти ко второму входу другсэго коммутатора позволяет определить направление записи адреса сле дующей микрокоманды с выхода блока памяти (в соответствующий или другой регистр адреса). Подключение первого выхода каждого блока памяти к первому входу другого коммутатора предназначено для передачи кода адреса следующей микро команды на коммутатор. Подключение второго выхода каждого коммутатора ко второму входу других регистров позволяет записывать адрес следующей микрокоманды с выхода коммутатора на другой регистр адреса. Таким образом, введение указанных связей позволяет повысить быстродействие устройства по сравнению с известным устройством за счет записи адреса следующей микрокоманды с выхода блока памяти через коммутатор непосредственно в нужный регистр ад реса (в тот, с которого она должна считываться в следующем такте), минуя перезапись с одного регистра на другой. Формула изобретения Устройство MHKponporpaftMHoro управления, содержащее два блока паК)яти, два регистра адреса, два комMytaTopa, два элемента И и триггер, причем выход каждого коммутатора соединен с первым входом соответствующего регистра адреса, первый и второй входы каждого блока памяти соединены с выходами соответствующих регистра адреса и элемента И, первый вход устройства соединен с первыми входами первого элемента И и второго коммутатора, второй вход устройства соединен с первыми входами второго элемента И и первого коммутатора, отличающееся тем, что, с целью повышения быстродействия и упрощения устройства, первый и второй выходы триггера соединены со вторыми входами соответственно первого и второго элементов И, первые выходы первого и второго блоков памяти соединены с первыми входа и второго и первого коммутаторов, вторые выходы первого и второго блоков памяти соединены соответственно со вторыми входами второго и первого коммутаторов и с соответствующими входал1и триггера, а вторые выходы первого и второго коммутаторов соединены со вторыми входами второго и первого регистров адреса соответственно. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 437072, кл. G 06 F 9/12, 1972. 2.Авторское .свидетельство СССР 451080, кл. G 06 F 9/12, 19-74 (прототип).

11 -I

15