Устройство для синхронизации многоканальных равнодоступных систем связи Советский патент 1979 года по МПК H04L7/02 

Изобретение относится к технике связи и может быть использовано для цикловой и канальной синхронизации многоканальных адресных систем радиосвязи с временным делением каналов.

Из основного авт. св. № 650245 известно устройство для синхронизации . м-чогоканальных равнодоступных систем связи, содержащее последовательно соединенные фильтр, блок фазирования и распределитель временных каналов, выход которого соединен с -другим входом блока фазирования, а также блок тактовой синхронизации соединенный по входу с фильтром, причем на управляющие входы блока фазирования и блока тактовой синхронизации подан сигнал управления, управляемый коммутатор и коммутируемый временной дискриминатор, при Э.ТОМ другой выход распределителя временных каналов соединен через управляемый коммутатор с другими входами,блока тактовой синхронизации коммутируемого временного .дискриминатора, распределителя временных каналов и фильтра, а дополнительный выход блока фазирования соединен

с дополнительным входом управляемого коммутатора, соот етствующий вход которого и выход коммутируемого временного дискриминатора соединены с соответствующими выходом и входом блока тактов.ой синхрони-зации, при этом один из входов коммутируемого временного дискриминатора соединен с входом фильтра,

0 а на управл те)щий вход управляемого коммутатора поданы сигналы управления.

Однако такое устройство имеет

5 невысокую точность синхронизации.

Цель изобретения - повышение точности синхронизации.

Это достигается тем, что в устройство для синхронизации многоканаль0ных равнодоступных систем связи, содержащее последовательно соединенные фильтр, блок фазирования и распределитель временных каналов, выход которого соединен с другим входом

5 блока фазирования, а также блок тактовой синхронизации, соединенный по входу с фильтром, причем на управляющие входы блока фазирования и блока тактовой синхрониза0ции подан сигнал управления, управляемый коммутатор и коммутируемый временной дискриминатор, при этом другой выход распределителя временных каналов соединен через управляе мый коммутатор с другими входами блока тактовой синхронизации, коммутируемого временного дискрими натора, распр целителя временных каналов и фильтра, а дополнительный выход блока фазирования соедин с дополнительным входом управляемо ком1 татора, соответствукиций вход которого и выход коммутируемого временного дискриминатора соединены с соответствующими выходом и входом блока тактовой синхронизации, при этом один из входов коммутируе мого временного дискриминатора сое динен с входом фильтра, а на управ ляющий вход управляемого коммутато ра поданы сигналы управления, введ блок выбора циклового синхросигнал ко входам которого подключены дополнительные выходы блока фазирова ния, распределителя временных кана лов и коммутируемого временного дискриминатора, а выход блока выбо ра циклового синхросигнала подключен к дополнительным входам управляемого коммутатора и коммутируемого временного дискриминатора. На фиг.- 1 изображена стуктурная электрическая схема предлагаемого устройства; на фиг. 2 - схема блока выбора циклового синхросигнала. Устройство для синхронизации мн гоканальных равнодоступных систем связи содержит фильтр 1, блок 2 фазирования, распределитель 3 временных каналов, блок 4 тактовой синхронизации, управляемый коммутатор 5, коммутируемый временнЪй дискриминатор 6 и блок 7 выбора циклового синхросигнала. Устройство работает следующим образом. Групповой сигнал, состоящий из неперекрывающихся во, времени сигналов различных станций, поступает на блок 2 .фазирования и блок 4 тактовой синхронизации. В каждом временном канале с помощью ёлока 2 фазирования произв дят обнаружение и прием синхросигнала, выбор синхросигнала, имеющего минимальную задержку. Импульс, соответствующий концу циклового синхросигнала, подается на вход установки О счетчика 8 емкостью N+1(N-число временных каналов). На счетный вход счетчика 8 поступает последовательность упр ляющих импульсов распределителя 3. При переходе счетчика 8 в состояни N, соответствующее началу врем ного канала, занятого хронирующей станцией , с дешифратора 9 на элемент И 10 подается разрешение. Разрешение на вторые входы элементов И 10, 11 подается с триггера 12. Импульс, соответствующий началу канала, с выхода управляемого коммутатора 5 через элемент И 10 перебрасывает триггер 13, в результате чего распределитель 3 подключается к блоку 4 тактовой синхронизации. Началу следующего временного канала соответствует - состояние счетчика 8. Ори этом разрешение с дешифратора 14 подается на элемент И 11 и импульс начала временного канала через элемент И 10 с помощью триггера 13 подключает распределитель 3 к блоку 4 тактовой сийхронизации. Если хронирующая станция закончила сеанс связи, сигналом конец передачи , .поступающим на вход триггера 13 через элемент И 16, открытый сигналом дешифратора 17, элемент ИЛИ 18, элемент ИЛИ 15 в конце временного канала, распреД3 елитель 3 подключается к блоку 4 тактовой синхронизации и опрокидывается триггер 12, в результате чего на элементы И 10, 11 подается запрет. Одновременно на сумматор 19 по модулю два подается потенциал и все станции, работающие на прием, инвертируют канальный синхросигнал, поступающий на вход сумматора 19 по модулю два. Превая, вышедшая на передачу, станция становится хронирующей. Синхросигнал, принятый другими станциями, опрокидывает триггер 12 в состояние и процесс повторяется. При отсутствии циклового синхросигнала в N-временных каналах сигНсШ с выхода счетчика 8 через элеент ИЛИ 18 и элемент ИЛИ 15 опрокидывает триггеры 12 и 13 и происходи г процесс смены хронирующей станции. Формула изобретения Устройство для синхронизации многоканальных равнодоступных систем связи тпо авт. св. № 650245, о тличаюцееся тем, что, с целью повышения точности синхронизации , введен блок выбора циклового синхросигнала, ко входам которого подключены дополнительные выходы блока фазирования, распределителя временных каналов и коммутируемого временного дискриминатора, а выход блока выбора циклового синхросигнала подключен к дополнительным входам управляемого коммутатора и коммутируемого временного дискриминатора .

/г