Устройство синхронизации равнодоступной многоадресной системы радиосвязи Советский патент 1989 года по МПК H04L7/06 

Изобретение относится к электросвязи и может быть использовано для синхронизации многоканальных синхронно-адресных систем связи с временным разделением каналов.

Целью изобретения является повышение точности синхронизации.

На фиг.1 представлена структурная электрическая схема устройства синхронизации равнодоступной многоадресной системы радиосвязи; на фиг.2 и 3 -.соответственно структурные электрические схемы согласованного фильтра и интегратора.

Устройство синхронизации равнодоступной многоадресной системы радиосвязи содержит согласованный фильтр 1, блок 2 тактовой синхронизации, блок 3 канальной синхронизации, временной дискриминатор 4, интегратор 5, блок 6 грубого фазирования, генератор 7 сетки частот, корректирующий блок 8, делитель 9 частоты, распределитель 10 и дополнительный распределитель 11.

Блок 3 канальной синхронизации содержит сумматор 12 по модулю два, усредняющий блок 13, управляющий элемент 14 и управляемый делитель 15 частоты.

Согласованный фильтр 1 содержит коммутатор 16, регистр 17 сдвига, опорный генератор 18, перемножитель 19, элемент И 20, счетчик 21 импульсов и дешифратор 22.

Интегратор 5 содержит элементы И 23-29, реверсивный счетчик 30, дешифраторы 31-36, элементы ИЛИ 37 и 38, RS-триггер 39.

Устройство синхронизации равнодоступной многоадресной системы радиосвязи работает следующим образом Система связи, в которой синхронизация производится с помощью устройства синхронизации равнодоступной многоадресной системы радиосвязи, состоит из М мобильных работающих на одной частоте приемопередающих станций, произвольно расположенных на местности и находящихся одна от другой на различных расстояниях. Длительности временного канала и временного цикла принимаются одинаковыми для всех станций системы. Для исключения перекрытия временных каналов между ними вводится защитный интервал, длительность которого равна удвоенному времени ()

распространения радиосигнала на предельное расстояние, принятое между станциями в системе.

Синхронность временных каналов всех станций устанавливается по сигналу передатчика, начавшего работу первым. В этом случае прекращается несинхронная автономная разметка

временных каналов на остальных станциях, и от принятого фазирующего сигнала, который передается в начале временного канала, начинается новая разметка, синхронная для всех. При

включении новых передатчиков синхронизация приемных и передающих распределителей в каждом устройстве производится на основе усреднения параметров от всех принимаемых фазирую0 щих сигналов. Причем передающий распределитель формирует выходные сигналь с учетом опережения фазы относительно приемного распределителя на величину усредненной задержки между

5 временными каналами.

По фазирующим сигналам, поступающим из канала связи, обеспечивается формирование импульсов разметки временных каналов. При этом производит0 ся выделение импульсов синхронизации с помощью согласованного фильтра 1, который через блок 6 грубого фазирования осуществляет первоначальное (грубое) фазирование канальной синх5 ронизации путем установления регистров распределителя 10, дополнительного распределителя 11 и управляемого делителя 15 в соответствующее состояние (фиг.1).

0 Выделение импульса синхронизации производится следующим образом.

Выборки входного сигнала с каждым тактовым импульсом принимаемого фазирующего сигнала заносятся в первый

5 разряд регистра 17 фильтра 1 (фиг.2). Затем вход регистра 17 закрывается в течение В тактов, следующих с частотой BfT (где В, fT - соответственно база и тактовая частота фазирующего сигнала), осуществляется рециркуляция выборки. Поскольку длина регистра 17 равна В-1 разрядов, то в момент занесения следующей выборки в первый разряд предыдущая выборка оказывается во втором разряде. Когда регистр 17 полностью заполняется выборками из фазирующего сигнала, первая выборка последний раз поступает на перемножитель 19 и исчезает,

0

5

а в первый разряд заносится новая выборка. Опорный сигнал формируется на выходе опорного генератора 18, продвижение в котором осуществляетс теми же тактовыми импульсами, что в в регистре М. Поэтому входной сигнал сжимается во времени в В раз, а выборки скользят относительно опорного сигнала. За период фазирующего сигнала происходит совпадение фаз опорного и выборок фазирующего сигналов. Корреляционный интеграл вычисляется перемножителем 19, счетчиком 21 и дешифратором 22.

Импульсы синхронизации с выхода дешифратора 22 поступают на вход блока 6 грубого фазирования и обеспечивают режим установления синхронизма. Сигнал с выхода перемножителя 19 поступает на вход сумматора 1 и является информацией для точного фазирования и поддержания синхронизма.

Точное фазирование канальной синх ронизации производится блоком 3 канальной синхронизации, выполненным в виде следящей системы. Формирование дискриминационной характеристики блока осуществляется путем суммирования по модулю два сигналов с выхода перемножителя 19 и меандровой функции с выхода управляемого делителя 15. Всякое рассогласование опоного сигнала относительно синфазного состояния дает преобладание того или иного знака. Величина рассогласования представляется в виде кода усредняющего блока 13 {реверсивного счетчика). Если опорный сигнал отстает (опережает) от центра разряженного импульса, определяемого последним битом фазирующего сигнала, то осуществляется изменени частоты на выходе управляющего элемента 14 путем добавления (исключения) импульсов в исходную последовательность. После деления этой последовательности в управляемом делителе 15 на первом выходе последнего образуется текущая оценка канальной синхронизации. Эта оценка используется для синхронизации распределителя 10.

Процесс корректировки фаз дополнительного распределителя 11 разбивается на два этапа: определение средней задержки и корректировка

10

15

20

25

фазы передающего распределителя по результатам измерений.

Определение средней задержки в устройстве синхронизации равнодоступной многоадресной системы радиосвязи производится в помощью временного дискриминатора 4 и интегратора 5.

Временный дискриминатор 4 формирует сигнал рассогласования (знак и величину рассогласования) между входными (с согласованного фильтра 1) и опорным (с управляемого делителя 15) сигналами в каждом временном канале. Пределы рассогласований задаются распределителем 10 и рассчитываются на максимальную дальность работы системы (удвоенной задержки 2Cj лай)

Усреднение полученных значений рассогласований производится в интеграторе 5 (фиг.З) при помощи следующих операций: накопление рассогласований в реверсивном счетчике 30

N

(- в виде

а( (где а.,- приращение

1

кода счетчика 23 в i-м временном канале), сравнение текущего значения суммарного кода с пороговыми значениями (при помощи дешифраторов 31-34), формирование установочных сигналов при сравнении импульсов с выходов дешифраторов 32 и 33 и дешифраторов 35 и 36.

В результате совпадения сигналов с выходов дешифраторов 32, 33, 35 и 36 на соответствующем выходе интегратора 5 появляются импульсы, последний по времени из которых устанавли- вает регистр фазовращателя корректирующего блока 8 в код, соответствующий опережающей передаче выходного сигнала.

Опережение передачи информации осуществляется в соответствии с выражением

0

5

N

i-оср- м L(x&ii )

л-{

где xMi и х,,

И)

-временные координаты входного (с выхода фильтра 1) и опорного (с выхода управляемого делителя 15) сигналов;

-количество каналов усреднения.

Для предотвращения скачкообразного изменения кода реверсивного счетчика 28 в направлениях 00...О, 11... 1 и 11 ...1,00...0 производится блокирование поступления импульсов на тактовый вход реверсивного счетчика 30. Такое блокирование осущест вляется при условии, если значение сигналов на шинах добавления и вычи тания не меняется. Операция запрета счета обеспечивается при помощи сиг нала с выхода RS-триггера 39. При достижении кода реверсивного счетчика 30 значения 11... 1 на выходе дешифратора 31 формируется импульс, который через элементы И 24 и ИЛИ 3 опрокидывает RS-триггер 39 в нулево состояние, что приводит к прекращению поступления импульсов на такто- вый вход реверсивного счетчика 30. В таком состоянии реверсивный счетчик 30 находится до тех пор, пока не сменятся сигналы на шинах добавления и вычитания. В этом случае RS-триггер 39 устанавливается в единичное состояние, что разрешает поступление импульсов на тактовый вход реверсивного счетчика через элемент И 23.

Когда код реверсивного счетчика 30 равен 00...О, производятся аналогичные действия по блокированию элемента И 23 с помощью дешифратора 34, элементов И 26 и,27, элемента ИЛИ 38 и RS-триггера 39.

Формула изобретения

Устройство синхронизации равно- доступной многоадресной системы радиосвязи, содержащее последовательно соединенные согласованный фильтр блок грубого фазирования, распределитель и блок тактовой синхронизации, выход которого подсоединен к тактовому входу согласованного филь ра, а также генератор сетки частот, делитель частоты и блбк канальной синхронизации, информационный вход

которого подключен к второму выходу согласованного фильтра, второй выход распределителя подсоединен к тактовым

5 о

Q

5

5

0

входам блока грубого фазирования и блока канальной синхронизации, дополнительный тактовый вход которого и тактовые входы распределителя и блока тактовой синхронизации подключены к соответствующим выходам генератора сетки частот, а информационный вход согласованного фильтра подсоединен к информационному входу блока тактовой синхронизации, причем информационный вход согласованного фильтра и первый выход распределителя являются соответственно входом и выходом устройства, отличающееся тем, что, с целью повышения точности синхронизации, введены последовательно соединенные временной дискриминатор, интегратор и корректирующий блок, а также дополнительный распределитель, при этом первый и второй информационные входы и вход сигнала канальной синхронизации временного дискриминатора подключены соответственно к выходам согласованного фильтра, распределителя и блока канальной синхрониза- ции, управляющий вход и первый выход которого подключены соответствен но к выходу блока грубого фазирования и входу сигнала канальной синхронизации распределителя, входы сигнала канальной синхронизации интегратора и корректирующего блока подключены к второму выходу блока канальной синхронизации, объединенные входы сигнала грубого фазирования корректирующего блока и дополнительного распределителя и вход сигнала грубого фазирования временного дискриминатора подключены соответственно к выходу и дополнительному выходу блока грубого фазирования, выход корректирующего блока через делитель частоты подсоединен к входу корректирующего сигнала дополнительного распределителя, тактовый вход которого и тактовый вход временного распределителя подключены к соответствующим выходам генератора сетки частот, причем выход дополнительного распределителя является дополнительным выходом устройства.

Изобретение относится к электросвязи. Цель изобретения - повышение точности синхронизации (С). Устройство содержит согласованный фильтр 1, блок 2 тактовой С, блок 3 канальной С, состоящий из сумматора 12 по модулю два, усредняющего блока 13, управляющего элемента 14 и управляемого делителя 15 частоты, временной дискриминатор 4, интегратор 5, блок 6 грубого фазирования, г-р 7 сетки частот, корректирующий блок 8, делитель 9 частоты и распределители 10 и 11. По фазирующим сигналам, поступающим из канала связи, формируются импульсы разметки временных каналов. При этом производится выделение импульсов С с помощью фильтра 1, который через блок 6 грубого фазирования осуществляет грубое фазирование канальной С путем установления регистров распределителей 10 и 11 в соответствующее состояние. Точное фазирование канальной С производится блоком 3 канальной С, выполненным в виде следящей системы. Полученная текущая оценка канальной С используется для С распределителя 10. Процесс корректировки фаз распределителя 11 разбивается на два этапа: определение средней задержки и корректировка фазы по результатам измерений. Определение средней задержки производится с помощью дискриминатора 4 и интегратора 5, а корректировка фазы - с помощью корректирующего блока 8. 3 ил.