Вычитающее у тройство с контролем Советский патент 1979 года по МПК G06F11/00 

(54) ВЫЧИТАЮЩЕЕ УСТРОЙСТВО С КОНТРОЛЕМ

I

Известно вычитающее устройства, содержащее в каждом i-oM разряде два. полусумматора-вычнтателя и элемент ИЛИ, выход переноса каждого i-ro разряда котсфогв соединен со входом переноса (i -I- 1)-го разряда, причем каждый i-й разряд содержит два полусумматора-вычитателя, и входы первого полусумматора-вычитателя соединены с щинами уменьшаемого и вычитаемого, выход разности первого полусумматоравычитателя соединен со входом уменьшаемого второго полусумматора вычитателя, вход вычитаемого которого соединен с выходом переноса элемента ИЛИ (i-1)-го разряда вычитающего устройства, выход переноса второго полусумматора-вычитателя подключен к первому входу элемеета ИЛИ, ко второму входу которого подключен выход переноса первого полусумматора-вычитателя .

Недостатком известного вычитающего устройства является невозможность обнаружения многократных ошибок и большие аппаратурные затраты.

Наиболее блнзким по технической сущности, к предлагаемому изобретению является контролируемый п-разрядный сумматор, содержащий многовходовый элемент ИЛИ, а в каждом i-м разряде - два полусумматора-вычитателя, элемент ИЛИ, три инвертора, элемент И, семивходовый .пороговый элемент с весами входов, равными 1 и порогом срабатывания, равным 5, восьмивходовый пороговый ; лемент с- весами входов, равными I и порогом срабатывания, равным 4, причем выход переноса каждого i-ro разряда устройства соединен со входом переноса (i 4- 1)-го разряда, входы первого полу-, сумматора-вычитателя каждого i-ro разряда соединены с щинами уменьшаемого и вычитаемого, выход райности первого полусумМатора-вычитателя соединен со входом уменьшаемого второго полусумматора-вычи5тателя, вход вычитаемого которого соединен с выходом переноса, выход разности второго полусумматора-вычнтателя является выходом разности 1-го разряда вычитающего устройства, выход переноса .второго полусумматора-вычитателя с&единен с вторым входом элемента ИЛИ, первый вход которого соединен с выходом переноса первого полусумматора-вычитателя, выход элемента

ИЛИ является выходом переноса i-rd разряда вычитающего устройства, входы семивходового порогового элемента соединенц соответственно: первый вход подключен к лине обратного кода уменьшаемого, второй вход подключен к входу вычитаемого первого полусумматрра-вычитателя, третий вход подключен к выходу переноса первого полусумматора-вычитателя, четвертый вход подключен ко входу разности второго полусум матора-вычитателя, пятый вход через инвер тор соединен с выходом разности первого полусумматора-вычитателя, шестой вход через инвертор соединен с выходом переноса второго полусумматора-вычитателя, седьмой вход соединен с шиной обратного кода переноса, выход семивходового порогевого элемента соединен с одним из входов многовходбвого элемента ИЛИ, с другим входом которого соединен выход восьмивхсдового порогового элемента, а его входы соединены соответственно: первый вход соединен с шиной обратного кода вычитаемого, второй вход соединен с входом уменьшаемого первого полусумматора-вычитателя, третий вход соединен с шиной обратного кОда переноса, четвертый вход соединен с выходом переноса первого полусумматора-вычитателя, пятый вход соединен с выходом переноса второго полусумматора-вычитателя, шестой вход соединен с шиной обратного кода разности, седьмой вход соединен с выходом переноса элемента ИЛИ 2.

Недостатками известного вычита1ошего устройства является невозможность обнаружения многократных ошибок, когда четность ошибочного результата совпадает с четностью истинного результата.

Цель изобретения -- 11о)5Ь1шение достоверности контроля и обнаружения многократных ошибок в работе вычитающего устройства.;

Поставленная цель достигается тем, что восьмой вход врсьмивхбдового порогового элемента соединен с выходом элемента И, один из входов которого соединен с четвертым входом восьмивходового порогового элемента, с выходной шиной переноса первого полусумматора-вычитателя, второй вход элемента И через инвертор соединен с шиной выхода разности второго полусумматора-вычитателя.

На чертеже дана структурная схема устройства..

Вычитающее устройство состоит из полусумматоров-вычитателей 1 и 2, элемента ИЛИ 3, инверторов 4 - 6, восьмивходового порогового элемента 7 с весами входов, равными , и порогом срабатывания,равным 4, семивходового порогового элемета 8 с ве сами входов, равными I и порогом срабатывания, равным 5, двухвходового элемента И 9, 2п-входового элемента ИЛИ 10;

Входы полусумматора-вычитателя 1 соединены с шинами соответствующих разрядов уменьшаемого а и вычитаемого Ь{, выход разности R полусумматора-вычитателя 1 соединен со входом уменьшаемого полусумматора-вычитателя 2, вход переноса которого соединен с выходом переноса О,| элемента ИЛИ 3 (i-1)-го разряда выч1у тающего устройства. Выход переноса D полусумматора-вычитателя 2 соединен с первым входом элемента ИЛИ 3, ко второму входу которого подключен перенос Oj полусумматора-вычитателя 1. Выход разности полусумматора-вычитателя-2Н; и выход элеме.нта ИЛИ 3Di .являются выходами соответственно разности и переноса i-го разряда вьтчитающего устройства. Входы порогового элемента 7 подключены ко входу прямого кода уменьшаемого ai,..K шинам входов обратных кодов вычитаемого Ь и переноса б{(i - 1)-го разряда, к выходам переносов Щ полусумматора-вычитателя 2, и DJ .полусумматора-вычитателя I к шине выхода обратного кода разности полусумматоравычитателя 2, к выходу переноса элемента ИЛИ 3D}, к выходу двухвходового элемента И 9, входы которого подключены через инвертор 6 к выходу разности R оолусумматора-вычитателя 1 и к выходу переноса E/i полусумматора-вычитателя 1. Входы порогового элемента 8 подключены к шине входа обратного кода уменьшаемого а, .к прямым входам вычитаемого bi ..и переноса Dj-i (i -1)-го разряда, через инверторы 4, 5 к выходам соответственно переноса Dj полусумматора-вычитателя 1, переноса D полусумматора-вычитателя 2, к выходу обратного кода/переноса Dj .i-ro, разряда, к выходу разности полусумматора-вычитателя 2R, выходы пороговых элементов всех рйзрядов подключены ко входам 2п-входового элемента ИЛИ 10, выход которого является контрольным выходом вычитающего уст ройства.

Устройство работает следующим образом. Входы пороговых элементов 7 и 8 подключены таким образом что при появлении ошибки на любой из шин Rj; D); D, Ri,D4 сумма входных сигналов одного из пороговых элоиентов станрвится равной, либо превышает его порог срабатывания и на выходе этого порогового элемента появляется сигнал ошибки. В таблице указаны возможные ошибки в работе вычитающего устройства при появлении неисправности на одном из выходов -го разряда вычитающего устройства. В графе «неисправность. указывается вывод, на котором в результате неисправности появился ложный сигнал («О вместо «1 или «I вместо «О). В графе «ПЭ (пороговый элемент} указан номер срабатывающего порогового элемента. В графе «Вход ПЭ указаны сигналы Pi - Pg, поступающие на входы соответствующих пороговых элементов. Для порогового элемента 7 выход Pi является входом прямого кода уменьщаемого а , PJ и PJ - шины выходов обратных кодов вычитаемого bj и переноса Pi-i (i - 1)го разряда. Р4 и pi - выходы переносов DI полусумматора-вычитателя I, D, полусумматора-вычитателя 2, шина выхода обратного кодаразности Ri i-ro разряда вычитающего устройства, р - выход переноса DI, PJ - выход двухвходового элемента И, ВХОДЫ которого подключены к шине выхода обратного кода разности Rj i-ro разрйда вычитающего устройства и к выходу переноса DJ полусумматора-вычитателя 1. Для порогового элемента 8 вход pi является шиной обратного кода уменьшаемого 3j, р И РЗ - входы соответственно вычитаемогЬ Ь и переноса (i - 1)-го разряда D., р4 - выход разности Rj i-ro разряда вычитающего устройства PS, Рб - соответственно инверсные выходы переносов D полусумматора-вычитателя I, Dj полусуммётора-вычитателя 2, р - щины обратного кода переноса Df i-ro разряда вычитающего устройства. В графе Zpj указана сумма входных сигналов с учетом весов входов срабатывающих пороговых элементов. Для примера рассмотрим работу вычитающего устройства на входном наборе а 1, bj О, D О, При отсутствии неисправности на пороговый элемент 8 поступает код 0001111, поразрядная сумма которого с учетом весов порогового элемента равна 4 и меньше порога срабатывания порогового элемента 8, равного 4, на пороговый элемент 7 поступает код 11100000, поразрядная сумма которого с учетом весов входов пороговогЬ элемента 7 меньше, чем его порог срабатывания, равный 5. На выходах порого вых элементов будут нулевые сигналы. При появлении ошибок например на выходе R, на входах порогового элемента 7 будет код 11100100 и на выходе порогового элемента-7 появится сигнал ошибки. Схема построена так, что если ошибку ке обцаружив рет пороговый элемент 7, то ее обнаружит пороговый элемент 8. Из таблицы видно, что в предлагаемом устройстве обнаруживаются все одиночные ошибки, вызванные неисправностями в любом количестве разрядов, двойные ошибки, вызванные неисправностями в любом количестве разрядов, а также двойные ошибки, вызванные неисправностью в одном из полусумматоров-вычитателей разряда вычитаюш,его устройства. Число логических уровней, через которые проходит сигнал от -входа к выходу в схеме контроля предлагае. мого вычитающего устройства, равно трем (инвертор - пороговый элемент-схема ИЛИ). .;, . .: : : предлагаемое вычитающее устройство служит для обнаружения многократных ощибок. Формула изобретения Вычитающее устройство с контролем, содержащее многовходовый элемент ИЛИ, а в каждом i-M разряде два полусумматоравычитателя, элемент ИЛИ, три инвертора, элемент И, семивходовый пороговый элемент с весами входов, равными -1 и порогом срабатывания - 5, восьмивходовый пороговый элемент с весами входов, равными 1 и порогом срабатывания - 4, и многовходовый элемент ИЛИ, причем вход переноса каждого i-ro разряда устройства соединен со входом переноса (i + 1)-го разряда, входы первого полусумматора-вычитателя каждого i-ro разряда соединены с щинами уменьшаемого и вычитаемого, выход разности первого полусумматора-вычитателя соединен со входом уменьшаемого Ьторого полусумматора-вычитателя, вход вычитаемого которого соединен с выходом переноса, выход разности второго полусумматора-вычйтателя является выходом разности i-rp разряда вычитающего устройства, выход переноса второго . полусумматора-вычйтателя соединен с вторым входом элемента ИЛИ, первый вход кот.орого соединен с выходом переноса первого полусумматора-вычйтателя, выход элемента ИЛИ является выходом переноса

690481

8. 1-го разряда вычитающего устройства, входы семивходового порогового элемента соединены соответственно: первый вход подключен к шине обратного кода уменьшаемого, второй вход подключен к входу вычитаемого первого полусумматора-вычйтателя, третий вход подключен к выходу переноса Первого полусумматора-вычйтателя и ко входу второго полусумматора-вычйтателя, четвертый вход подключен ко входу разности второго полусу.мматора-вычитателя, пятый вход через инвертор соединен с выходом разности первого полусумматора, шестой вход через инвертор соединен с выходом переноса второго полусумматора-вычйтателя, седьмой вход соединен с шиной обратного кода переноса, выход семивходового порогового элемента соединен с одним из входов многовходового элемента ИЛИ, с другим входом которого соединен выход восьмивходового порогового элемента, а его входы соединены соответственно: первый вход соединен с ши- ной обратного кода вычитаемого, второй вход соединен с входом уменьшаемого первого полусумматора-вычйтателя, третий вход соединен с щиной обратного кода переноса, четвертый вход соединен с выходом переноса первого полусумматора-вычйтателя, пятый вход соединен с выходом переноса второго полусумматора-вычйтателя, шестой вход соединен с шиной обратного кода разности, седьмой вход соединен с выходом переноса элемента ИЛИ, отличающееся тем, что, с целью повышения достоверности контроля и обнаружения многократных ошибок, восьмой вход восьмивходового порогового элемента соединен с выходом элемента И, один из входов которого соединен с четвертым входом восьмивходового порогового элемента, с выходной щиной переноса первого полусумматора-вычйтателя, второй вход элемента И через инвертор соединен с шиной выхода разности второго полусумматора-вычйтателя. Источники информации, принятые во внимание при экспертизе 1.Карцев М. А. Арифметика цифровых машин. М., «Наука, 1969. 2.Авторское свидетельство СССР № 500527, кл. G Об F 11/00, 1976.