Микропрограммное устройство управления Советский патент 1980 года по МПК G06F9/16 

I

Изобретение относится к цифровой вычислительной технике и автоматике и может быть использовано в микропрограммных устройствах управления вычислительных машин.

Известно микропрограммное устройство управления для процессора обработки данных, содержащее регистр команд, регистр описателя, блок подачи начальных адресов, блок установки порядка подстановки, микропрограммное запокина1рщее устройство, регистр адреса микропрограммного запоминающего устройства и блок исполнения l .

Начальные адреса микропрограммных модулей хранятся в индексном запоминающем устройстве и извлекаются оттуда путем подачи содержимого регистра команд и регистра описателя на дешифраторы, выходы которых подсоединены к индексному запоминающему устройству. Считанные с индексного запоминающего устройства начальные адреса модулей подаются в микропрограммное запоминающее устройство,

где происходит считывание микрокоманд данного модуля,

К недостаткам устройства можно отнеоти то, что модули не анализируют логических условий при работе процессора.что сказывается на времени выполнения таких операций как умножение и деление.

Кроме того, большой объем и нерегулярность связей оборудования в блоке подачи начальных адресов (пять дешифраторов и множество групп элементов И, И ЛИ) понижают надежность устройства.

Наиболее близким к изобретению по технической сущности является микропрограммное устройство управления 2, содержащее блок памяти микрокоманд, блок памяти начальных адресов, блок синхронизации, регистр микрокоманд, выход которого является выходом устройства, а вход соединен с выходом блока памяти микрокоманд.

Устройство определяет разность адресов текущей и последующей микрокоманд и прибавляет эту разность к текущему

адресу микрокоманды. Алгебраическое суммирование осуществляется в сумматоре, который является и адресным регистром для блока памяти микрокоманд.

Описанное устройство имеет невысокое быстродействие вследствие невозможности совмещения выборки микрокоманды с вычилением адреса следующей микрокоманды. Цель изобретения - повышение быс.тродействия..

Поставленная цель достигается тем, что в устройство введены счетчик,адреса микрокоманд, группа элементов И, счетчик длины цепочки микрокоманд и регистр чтения. Вход регистра чтения, соединен с выходом блока памяти начальных адресов, первый выход - с первым входсы счетчика адреса микрокоманд и вторым входом блока памяти начальных адресов, второй выход - со вторым входом группы элементов И, а третий выход - с первым . входом блока синхроншации. Второй нход и первый выход блока синхронизации соединены с выходом и входом счетчика длины цепочки микрокоманд, первый вход группы элементов И является входом ус-рройства. Выход группы элементов И соединен с первым входом блока памяти начальных адресов, выход счетчика адреса мИ1фокоманд соединен со входом блока па мяти микрокоманд, второй выход блока синхронизации подключён к второму входу счетчика адреса микрокоманд.

Структурная схема устройства представ лена на чертеже.

Устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, блок 3 памяти начальных адресов, счетчик 4 адреса микрокоманд, группу 5 элементов И, регистр б чтения, счетчик 7 длины Цепочки микрокоманд и блок 8 синхронизации. Регистр 2 микрокоманд содержит только управляющие поля. Выход регист ра 2 является выходом устроГдатва. Регистр 6 чтения состоит из трех частей: части I, хранящей начальный адрес цепочки микрокоманд, части Ц , храпящейкод , маски, и части Щ , хранящей код длины цепочки микрокоманд.

На нход устройства, связанный с первым входом группы 5 элементов И, подаются сигналы логических условий из блоков вьгчислительной машины, а на второй вход группы 5 элементов И подается со второго выхопа регистра 6 чтения код маски. Код маски содержит единицы только в тех разрядах, которые опрашивают

значения логических условий, влияющих

на выбор пути выполнения микропрограммь

Блок 1 памяти микрокоманд представляет собой обычное двоичное постоянное запоминающее устройство.

Блок 3 памяти начальных адресов представляет собой двоичное ассоциативное запоминающее устройство, ячейки которого могут находиться .в одном из двух состояний: О или 1. Он состоит из двух частей: ассоциативной и информационной.

Объединение выхода группы 5 элементов И и первого выхода регистра 6 чтения представляет собой полный поисковый вход ассоциативного запоминающего устройства, которое работает в двух тактах. В первом такте производится поиск в ассоциативной части по содержимому поиско вого входа. При обнаружении совпадения со словом, записанным в ассоциативной части, соответствующий индикатор слова устанавливается в состояние О. Во втором такте производится чтение слова,записанного в информационной части, индикатор которого установлен в состояние О. Считанное слово записывается в регистр 6 чтения.

Счетчик 7 длины цепочки микрономаЕ1д представляет собой счетчик по модулю и. , где . - наибольшая длина цепочки микрокоманд. Начальное состояние счетчика 7 //-1/7

Цепочкой называется последовательность микрокоманд, след5тощих одна за другой и расположенных в блоке запоминания микрокоманд в последовательных адресах. В конце работы одной цепочки анализируются логические условия и осуществляется переход к выполнению другой цепочки микрокоманд.

Работу микропрограммного устройства управления рассмотрим на примере выполнения микропрограммы.

В ассоциативной части блока 3 памяти начальных адресов условно выделены два поля:,

попе I - для хранения значений логических условий,

поле Л - для хранения начальных адресов цепочек микрокоманд.

Сигнал с выхода элементов И группы 5 опрашивает поле I, а сигнал с периого выхода регистра 6 чтения - поле II

Винформационной части блока 3 памяти начальных адресов также условно выделены три поля; поле Ш - для хранения начальных адресов новых цепочек микрокоманд, поле ly - для хранения, кодов ма- сок н поле V - для хранения кодов длины цепочек микрокоманд, начальные адреса которых указаны в поле W Разряды поля 1 ассоциативной части, которь е не участвуют в сравнении, находятся в состоянии О. В начальный момент времени регистр 6 чтения обнулен. На поисковый вход блока 3 памяти началь ных адресов поступает код О во всех разрядах. Производится сравнение и выбирается слово, содержащее начальный адрес первой цепочки микрокоманд, код маски 110 и длину этой цепочки - 3 (двоичный код - О11). Блок синхронизации 8 загружает начальный адрес цепочки в чик 4 адреса микрокоманд и считывает первую микрокоманду этой цепочки. Дале счетчик 4 адреса и счетчик 7 длины получают приращение , считывается сле дующая микрокоманда. Блок 8 синхронизации вырабатывает сигналы приращения +1 до тех пор, пока счетчик 7 длины не насчитает длину цепочки микрокоманд, указанную в части (jj регистра 6 чтения. При равенстве содержимого счетчика 7 и длины цепочки, что получается раньше на один цикл вследствие того, что исходное сбстояние счетчика 7 - 1, блок си хронизации производит поиск и чтение в блоке 3 памяти начальных адресов. Пусть логические условия, влияющие на траекто рию выполнения микропрограммы в данный момент времени,имеют следующие значе1 и Р. В этом случае на первый, вход блока 3 памяти начальных адресов (в поле I) поступает комбинация 1ОО, а на второй вход блока 3 (в поле Д ) - начальный ад рес Б, текущей цепочки микрокоманд. После поиска в полях Г и 3 блока 3 памяти начальных адресов будет выбрано и считано слово из информационной части блока 3, в котором новый начальньШ адрес - код маски - ОО1 и длина цепочки - 3 (двоичный код 011) В устройстве удается совместить по времени операции выборка микрокоманды из блока 1 памяти микрокоманд с вы боркой новой цепочки микрокоманд. Условие, которое накладывается на построение микропрограммы, состоит в том, что последняя микрокоманда цепочки не должна влиять на выбор пути перехода. Таким образом, введение в устройство счетчика адреса микрокоманд, группы элементов И, счетчика длины цепочки микрокоманд и регистра чтения и соответствующих связей приводят к повышению быстродействия устройства. Формула изобретения Микропрограммное устройство управления, сод жашее блок памяти микрокоман; блок памяти начальных адресов, блок синхронизации, регистр иикрокрманд, йыход которого является выходом устройства, а вход соединен с выходом блока памяти мшсрокоманд, отличающее - с я тем, что, с целью увеличения быс1 родействия устройства, оно содержит счетчик адреса микрокоманд, группу элементов И, счетчик длины цепочки микрокоманд, регистр чтенгш, нход которого соединен с выходом блока памяти начальных адресов, первый выход - с первым Входом счетчика адреса микрокоманд и вторьм входом блока памяти начальных адресов, второй выход - со вторым входом группы элементов И, а третий вькод - с первым входом блока синхронизации, второй вход и первый выход которого соединены с выходом и входом счетчика длины цепочки микрокоманд,- первый вход группы элементов И является нходсы устройства, выход группы элементов И соединен с пер- въгм входом блока памяти начальных адресов, выход счетчика адреса микрокоманд соединен со входом блока памяти микрокок анд, второй выход блока синхрО низации соединен со вторым входсм счет чика адреса микрокоманд. Источники информации, принятые во внимание при экспертизе 1.Патент Великобритании N9 1443О6: кл. G4 А, 21.О7.76. 2.Авторское свидетельство СССР № 537346, кл. GO6P 9/16, 1976 (прототип),

8

Нгт