Устройство для реализации логических функций Советский патент 1980 года по МПК G06F7/544 

Изобретение относится к вычиспитеп ной. технике и может быть использовано в различных системах автоматического управления, где решается задача логического управления технологическими аг гатами и установками по заданной прог рамме или в соответбтвии со значениям логических функций, характеризующих состояние управляемого объекта. Известны логические устройства, содержащие блок управления, постоянное запоминающее устройство, блоки вводавьшода и блок времени . Недостатком известных устройств яв ляется то,.что для реализации булевых функци11 вида )), ), где Х - двоичные аргументы}. i - дискретное время, используется способ сравнения полученных входных аргументов, описьюающих текущее состояние объекта, с константами истинности, находящимися в постояннойПамяти. Для реализации этого способа требу-ется большой объем памяти и длительное время вычисления, так как обычно двоичньШ- аргумент входит в состав нескольких функций одновременно и требует его включения в соответствующее ЧИСЛОконстант для сравнения. . Наиболее близким к предлагаемому является логический автомат, содержащий блок ввода переменных, блок управления, блок памяти, блок задержек, программоноситель с вентилями, элемент И, элементы ИЛИ, НЕ, двухв,ходовую схему совпадения, блок вьшода 2J . Недостатком этого устройства является большая аппаратурная избъгточность, обусловленная наличием по каждому входу элементов НЕ, предназначенных для получения инверснъгх значений входных переменных, громоздкость программоносителя и логического преобразователя при большом количестве входных переменньк, а также функциональная ограниченность, предопределенная законом функционирования этого автомата. Цепь изобретения - сокращение оборудования и расширение функциональных возможностей устройства за счет уввпич ния количества переменньрс. Указанная цель достигается тем, что в устройство, содержащее блок управления, выход которого соединен с управ- пяющими аходами блока ввода-вьшода, блока памяти, блока приема команд, операционного блока и блока фиксации результата, выход блока памяти соединен с входом блока приема команд, командный выход которого соединен со входом блока управления, выход операционного блока соединен со входом блока фиксации результата, введены два управляемых блока инвертирования, управляющие входы которых соединены с вьрсодом блока управления, таймер, буферный накопитель маркировочная память и блок регистрово памяти, управляющие входы которых соед нены с командным выходом блока приема команд, а выходы - с первым входом первого управляемого блока инвертирования, второй вход и выход которого сое динены соответственно с выходом блока ввода-вьшода и входом операционного бл ка, выход которого соединен с первым входом второго управляемого блока инвертирования, второй вход KOTvOporo соединен с выходом блока фиксации результата, а выход - с информационным входом блока ввода-вьтода и информационными входами таймера, буферного накопи теля, маркировочной памяти и блока регистровой памяти} тем, что маркировочная память содержит накопитель, выход которого является выходом памяти, элементы И и НЕ, причем информационньШ вход памяти соединен с первыми аходам первого и второго элементов И, выходы которых соединены с соответствующими входами накопителя, управляющий вход памяти соединен со вторым входом перв го элемента И и через элемент НЕ - со вторым входом второго элемента И, а также тем, что блок регистровой памяти содержит дещифратор, группу дещифраторов, группу регистров, группу мультипле соров и элемент ИЛИ, причем управляющий в,ход -блока соединен с управляющим входами мультиплексоров группы, дещифраторов группы и входом дещифратора, выходы которого соединены со входами дешифраторов группы, выходы которых с инены со входами соответствующих реистров, выходы которых соединены со ходами- соответствующих мультиплексоров руппы, вьгеоды которых соединены с сответствующими входами элемента ИЛИ, ыход которого является выходом блока, информационный вход блока соединен с оответствующими аходами регистров группы. Маркировочная память позволяет ccsxанить значение функции после изменения остояния части входов и изменяет свое остояние после изменения состояния другой части входов, т.е. логические услоия Занесения результата вычисления для 1 и О разные. .Буферный накопитель осуществляет хранение текущего результата вычисления бул.вой функции. Блок регистровой памяти позволяет организовать последовательное выполнение программы,при этом он сохраняет номер ыполняемой программы в виде бита информации, записанного в соответствующий номеру программы разряд регистра, и изменяет свое состояние при переходе к выполнению следующей программы. Старое содержимое регистра при этом автоматически стирается. Наличие логической памяти, состоящей из трех описанных накопителей, позволяет упростить программу за счет выполнения дополнительных функций, реализуемых логической памятью, а это ведет к уменьщению объема программируемой памяти и повыщению быстродействия устройства. Наличие двух управляемых блоков инвертирования, на входы которых по адресному последовательно подключаются входные и выходные переменные, в значительной степени сокращает аппаратурные затраты. На фиг. 1 изображена блок-схема устройства; на фиг. 2 - схема маркировочной памяти, на фиг. 3 - схема блока регистровой памяти. Предлагаемое устройство содержит блок 1 управления, блок 2 памяти, блок 3 приема команд, блок 4 ввода-вьюода, таймер 5, .буферный накопитель 6, маркировочную память 7, блок 8 регистровой памяти, операционный блок 9, блок 10 фиксации результата, первый управляемый блок 11 инвертирования, второй управляемый блок 12 инвертирования, аход 13, выход 14, элемент 15 НЕ, элементы 16 и 17 И, накопитель 18, информационный аход 19, управляющий аход 20, выход 21; дешифратор 22, групяу дешифраторов 23 .. 23у , группу регистров 24,,.24)т1 , группу мультиплексоров ,. 25,|з элемент 26 ЦПИ управлдаоищй вход 27, информационньй вход 28, выход 29. Устройство осуществпяет сбор и обработку по законам алгебры логики спг- налов технологического процессвд формирует команды позиционного управления агрегатами, алгоритм функпионироваштя которых описывается булевыми и временными булевыми функциями. Работа устройства происходит по.ц контролем блока 1 управленияэ который осуществляет синхронизацию и определяет последовательность фун1сционирования отдвльнык блоков. При этом блок 1 управпения считьюает из блока 2 памяти коMai-щное слово в блок 3 приема команд. Формат командного слова, занесенного в блок 3 приема команд, содержит поля оп ратора, операнда, инверсии, адреса. Операнд характеризует тип переменной которая допжна быть сйработана В устройстве приняты операнды: Ч- вход; выход;;И- промежуточный накопитель Д маркировочный накопитель5. Р - регис ровый накопитель, Т - таймер и М - ман тисса, Оператор указьюает на действие, которое должно быть выполнено над операндами. Операнды соединяются друг с другом операторами: : - начало предложения, - -у1сазание, + -дизъюнкция и , коньюншдия. При наличии признак ш-шерсии / переменная инвертируется. . Всем входным и выходным переменны соответствуют определенные датчики состояния оборудования, .исполнительные ме ханизмы и т, д« Для И.Х однозначного ра познавания введена адресация. Входные и выходные переменйые обрабатьшаются со ласно их адресации. . Входные сигналы, характеризующие со стояние технологического оборудования, поступают на вход устройства. Каждый вход и поступающий на него сигнал обоз начаются переменной X и соответствую, щим адресом, В соответствии с адресом поступающим из блока 1 управления на управляющий вход блока 4 вЖода-вьгвада, в последнем осуществляется нормализация и коммутация входных переменных, ВьЙранный сигнал поступает на информационный нхол блока 11 инвертирования, на управляющий вход которого из блока 1 управления подается управляющий инвертирования, опроделяемый состоянием одного из разрядов комащиюго слова блока 3 приема команд, С вькода блока 11 инвертирования информация поступает на информационный вход операционного блока 9. / И (11) : X . При н.аличии на управляющих входах блоков 9 операционного и Ю фиксации результата сигнала : начала предложения в операционный блок 9 заносится информация с выхода блока 11 инвертирования И (11) и блок 10 фиксации результата устанавливается в нулевое состояние 5Б9,: И(11) 1Б10: О-. Рри наличии на управляющих входах блоков 10 фиксации результата и 9 операционного сигнала + дизъюнкции и еди ничком состоянии операционного блока 9 блок 1О фиксации результата устанавливается в единичное состояние, затем при наличии на вьгходе входного блока 11 инвертирования единичного сигнала операционный блок 9 устанавливается в единичное состояние + : Б1оЧБ9 (Б9 : (11): и Б1О - предыдущее состояние где Б9 блоков. При наличии на управляющем входе операционного блока 9 сигнала конъюнкции .и нулевого сигнала на выходе блока 11 инвертирования операционнъгй блок 9 устанавливается в нулевое состояние. Шок 10 не изменяет своего состояния . {BW : Б10 1Б9 : Б9лИ (11) При наличии на управляющем входе блока 12 инвертирования сигнала указания с его информационных входов снимается информация с выходов блоков 9 операционного и 10 фиксации результата. Если после этого на управляющий вход блока 12инвертирования подается сигнал инверсии /, то информация на выходе выходного блока 12 инвертирования формируется в инверсном коде, в случае отсутствия сигнала инвертирования информация выдается в прямом коде, Л (12) : Б9МБ10; К V И(12) : B9VB1O( где И (12) - выход въкодного блока инвертирования. 77 Информация с вьрсода блока 12 инверм тировайия при наличии операнда вьксод У в командном слове подается на информационный вход блока 4 ввода-вьшода и в соответствии с адресом выдается на выкод устройства 14. При наличии в командном слове блока 3 приема команд операвдов Н, Д, Р,Т информация с вькода выкодного блока 12 инвертирования поступает на соответствующие накопители (буферный 6, маркировочный 7, регистровый 8) или блок 5 таймеров. Переменная Н является вспомогательной функцией, с ее помощью приводится в действие буферный накопитель 6. При наличии в командном слове блока 3 приема команд операторов указания и операнда Н информация И(12) с выхода выходного блока 12 инвертирования запас ьшается в ячейку буферного накопителя 6 в соответствии с адресом. Необходимость применения буферного накопителя 6 обусловлена следующими причинам Во-первых, значение некоторого логического выражения, состоящего из К связанных между собой операндов, может применяться в программе Ц раз. Поэтому без наличия возможности запоминания это го вьфажения программа содержит Vnl Н К . слов для -кратного вычисления этог логического выражения, При возможности запоминать значение требуемого вьфажения количеетво слов оп ределяется соотношением т2 К + 1 + П. Как можно. заметить из полученных выражений, М2 ИИ npHH- lili. К-1 Во-вторых, если необходимо вычислить логическое выражение, содержащее скобки, то термы, записанные в скобках, могут быть вычислены предварительно и записаны в буферный накопитель. Переменной Д обозначается маркировочная память 7, При наличии в командном слове блока 3 приема команд оператора указания и операнда Д информация И (12) с вьгхода выходного блока 12 инвертировёуния подаётся на информационвый вход 19 маркировочной памяти 7 и записьюается в ячейку накопителя 18 в соответствии с адресом, поступающим на управляющий вход 20, Запись в накопитель 18 осуществляется при наличии на информационном входе 19 высокого уровня, поступающего 8 на первый вход элемента 17 И и отсутствии признака инверсия () на входе элемента 15 НЕ. На входах элемента 17 И формируются условия записи в накопитель 18, т,е, запись информации в накопителе осуществляется, при равенстве логического выражения единице выражение Да(а - адрес ячейки памяти), В случае, если вьфажение равно нулю, маркировочная память не изменяет своего состояния. Установка ячейки маркировочной памяти в нулевое состояние осуществляется при наличии сигнала инверсии на управляющем входе 20 и единичном значении сигнала на информационном входе 19, т.е. логические условия записи О формируются на входе элемента 16 И и опрё деляются вьфажение /Да С помощью маркировочной памяти имеется возможность формировать управляющие сигналы, сохраняющие значение функции после изменения состояния части входов, и. изменять своё состояние после изменения состояния другой части входов. так как логические, условия записи и О в маркировочную память разные. Переменной Р обозначается блок регистровой памяти 8, состоящий из Hi,tt-разрядных регистров 24 ,..24 . Функции этого блока кратко можно обозначить вьфажением указатель состояния . Он используется при следящем управлении для того, чтобы охарактеризовать отдельные состояния процессов управления. -При наличии в командном слове блока 3 приема команд оператора указания и операнда Р информация с вьгхода блока 12 инвертирования подается на информационный вход 28 блока 8, На управляющий вход 27 блока 8 поступает адрес, который декодиру-ется дешифраторами 22, .. ,,. , и осуществляется выборка Vn-ro регистра Ц -го разряда. При этом, если подается единичная информация, то м-й разряд щ-го регистра устанавливается в единичное состояние, а предыдущее состояние выбранного регистра стирается,. т.е. в единичном состоянии может находиться только один бит в каждом из регистров вьфажение Pniin . где п- номер регистра; И - разряд. Если вьфажение Oj то адресованный регистр не изменяет своего состояния. Подключение выбранного разряда к выходу 29 осуществляется с помощью группы мультиплексоров 25 . ., 25 и элемента 26 ИЛИ. Регистры накопителя не зависят друг от друга. Если при параллельной работе различных цепей необходимо осуществить синхронизацию, то один регистр используется в качестве управляющего для тог чтобы сделать дальнейщее переключение состозший в пределах других регистров, зависящих от состо5шия управляющего. Наличие блока регистровой памяти позволяет осуществлять ветвление программы и автоматическое запоминание состояния управляемого технологического процесса. Обращение к таймеру 5 осуществляется с помощью переменных М и Т. Установка вьщержки времени таймеров осуществляется переменной М, которая из блока 2 памяти заносится в регистр ман тиссы блока 3 приема команд и по шина управления переписьшается в выбранный адресом таймер. Логические условия занесения установ в таймер имеют вид : М Тр , где М,р - мантисса и порядок заносимы в таймере чисел; а - адрес выбранного таймера. Формируемое таймером время вьфажается в форме i М-ЮР Запуск выбранного таймера Та осуществляется, если выражение на выходе выходного блока 12 инвертирования принимает единичное значение выражение Та Переменные Н,Д,Р, Т могут испопьзоваться в качестве независимых. В этом случае выходы буферного 6, марки ровочного 7, регистрового 8 накопителе и блока 5 таймеров подключаются ко второму входу блока 11 инвертирования и поступают на вход операционного блока 9. Изобретение позволяет сократить объ программируемой памяти, сокращает обье программ и расширяет функциональные возможности устройства за счет включения и выключения участков программь 7 810 Формула изобретения 1. Устройство для реализации логических ФУНКЦИЙ содержащее блок управле ния, вьрсод которого соединен с управляющими входами блока ввода-вывода, блока памяти, блока приема команд, операционного блока и блока фиксации результатов, вькод блока памяти соединен с входом блока приема команд, командный вькод которого соединен со входом блока управления, выход операционного блока соединен со входом блока фиксации результата, отличающееся тем что, с цвяью сокращения оборудования и расширения функциональных возможнсэстей устройства за счет увеличения количества переменных, оно содержит два управляемых блока инвертирования, управляющие входы которьк соединены с йкодом блока управления, таймер, буферный накопитель, маркировочную память и блок регистровой памяти, управляющие входы которых соединены с командным выходом блока приема команд, а вькоды - с первым аходом первого управляемого блока инвертирования, второй аход и выход которого соединены соответственно с вьрсо- дом блока ввода-вьшода и входом операционного блока, выход которого соединен С первым входом управляемого блока инвертирования, второй вход которого соединен с выходом блока фиксации результата, а выход - с информационньм входом блока ввода-вьюода и информационными входами таймера, буферного накопителя, маркировочной памяти и блока регистровой памяти, 2.Устройство по п. 1, о т л и ч аю щ е е с я тем, что маркировочная память содержит накопитель, выход которого является выходом памяти, элементы И, НЕ, причем информационный вход памяти соединен с первыми входами первого и второго элементов И, выходы которых соединены с соответствующими входами накопителя, управляющий вход памяти соединен со вторым входом первого элемента И и через элемент НЕ - со вторым аходом второго элемента И. 3.Устройство по п. 1, о т л и ч а- ю щ е е с я тем, что блок регистровой памяти содержит дешифратор, группу дешифраторов, группу регистров, группу мультиплексоров и элемент ИЛИ, причем управляющий аход блока соединен с управляющими входами мультиплексоров группы, .дешифраторов группы и входом

дешифратора, выходы которого соединены со входами дешифраторов группы, выходы которьрс соединены со входами соответствующих регистров, выходы которых соединены со входами соо1-ветствующи.х мультиплексоров группы, выходы которых соединены с соответствующими входами, элемента ИЛИ, вьрсод которого является выходом блока, информационный, вход блока

соединен с соответствующими входами регистров группы.

Источники информации, принятые во внимание при экспертизе

1, Контрол энджинирин, т, 18, №4, 19715 с. .

2,Авторское свидетельство СССР

NO 43А477, кл, G Об F 7/00, О7.О1. 71.

Г

19

i5

о

L.-

16

is

дшод

Bi

I

. t (

5€lu,,i

Фиг.2

со

I

t л

«т