Устройство для последовательного выделения нулей из п-разрядного двоичного кода Советский патент 1980 года по МПК G06F7/06 

(54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЬЩЕЛЁНИЯ НУЛЕЙ ИЗ П -РАЗРЯДНОГО ДВОИЧНОГО КОДА. Изобретение относится к автома,тике и вычислительной технике и пред назначено для схем приоритета и ассоциативных устройств. Известно устройство для выделения младшего значащего разряда, содержащее блок выделения нулей, дешифратор Недостатком его является низкое быстродействие.. Известно также устройство для последовательного выделения нулей из П -разрядного двоичного кода, содержащее в каждстл разряде элемент И-НЕ, триггер, регистр и элементы И 2. Недостатком его является низкЬе быстродействие.. . , Целью изобретения является повышение быстродействия устройства. Цель достигается тем, что устройство содержит параллельный п -разряд ный сумматор и rt элементов НЕ, при этом первый вход элемента И-НЕ каждого разряда соединен с тактовым входом устройства, второй вход элемента И-НЕ .каждого разряда соединён. с соответствующим выходом, сумматора, третий вход элемента И-НЕ каждого ра ряда подключен через соответствующий элемент НЕ к вхЪду первого опера да того же разряда сумматора и к вхо ду устройства того же разряда, а выход элемента И-НЕ каждого разряда соединен с первым входом триггера того же разряда и.с соответствукяцим выходом устройства, причем второй вход триггера каждого разряда подключен к входу постоянного сигнала устройства, а выход, триггера каждого разря-да соединен с входом, того же разряда второго операнда сумматора, к входу переноса которого подключен вход постоянного сигнала устройства. Йа чертеже изображена структурная схема предлагаемого устройства. Оно содержит сумматор 1, элементы НЕ 2, элементы и-НЁ 3, триггеры 4, тактовый вход 5. Устройство работает следующим oSt)a3pM. В исходном состоянии триггеры обнулены. Исходный двойч,ный код по.ступает на входы первого операнда сумматора 1 и входы элементов НЕ 2. На вход переноса суммдтора подается постоянно логическая единица, поэтому на выходах сумматора присутствует число, на единицу большее исходного двоичного кода. Это означает, что сигнал переноса распространяется (со стороны младшихразрядов сумматора) до первого нуля исходного двоичного кода. При этом на выхо цах сумматора в данном разряде появляется единица, а во всех более ; йладшихразрядах - нули. -Остальные разряды исходного двоичного кода не изменяются. При этом только один элемент И-НЕ, соответствующий разряду исходного двоичного кода, содержащему первый нуль, подготовлен к прохождению тактового имПульеа, поступающего на вход. 5устройства. Это следует из того,что данный разряд на выходе элемента .НЕ и на выходе сумматора равен единицё, более младшие разряды запрещены нулями, поступакяцими с сумматора, а на элементы И-НЕ, соответствующие более старшим разрядам, посту пают парафазные сигналы. Таким обрйз тактовый импульс проходит только через данный элилент И-НЕ и поступает на первый вход (синхронизирующий) соответствующего триггера 4. На вторые входи (информационные) всех триг гёрОв постоянно пЬдается логическая единица, поэтому положительный перепад тактового , соответствую щий его заднему фронту (положительны импульс инвертируется, проходи через элементы Ит-НЕ) , установит триггер данного разряда в; единицу. Код с выходов триггеров поступает на Ьходы второго операнда сумматора и разрешает прохождение сигнала пере носа до второго нуля исходного двоич ного кода. При этом код, вновь сфор.миррванный на внкодахсумма.тора, не ,из меняет состояния триггеров/ постольку запись производится только по заднему фронту тактового импульса. Аналогично обнаруживаются нули в бопее старших разрядах, при этом S триггерах по мере поступления тактовых импульсов, соответствующих обработанньл; нулям, накапливаются единицы, которые разрешают дальнейшее прохождение сигнала п ерёноса и тем самым запрещают повторное выделение обработа нных нулей. Выходной код, состоящий из выдёяенного нуля и еди.йиц, снимается с выхода элементов Ив моменты прохождения тйктовых импул CidJffV-V --;:.-Предлагаемое устройство по отношению к входным кодам, инверсным рассмотренному,. является, как и прототип, устройством последовательного выделения единиц. . Таким образом, благодаря использованию параЛл ель Hoi-o сумматора и одной серии тактовых импульсов, быстродействие устройства существенно Повышается по сравнению с прототипом. Формула изобретения Устройство для последовательного выделения улей из ri -разрядного двоичного кода, содержащее в каждом разряде элемент И-НЕ и триггер, о тл и ч а ю щ е ее я тем, что, с , целью повьаяения быстродействия устройства, оно содержит параллельный п -разрядный сумматор и п элементов НЕ, .-при этом первый вход элемента И-НЕ каждого разряда соединён с тактовым входом устройства, второй .вход элемента И-НЕ каждого разряда соединен с соответствующим сумматора, третий вход элемента И-НЕ каждого разряда подключен через соответствующий элемент НЕ к входу первого операнда того же разряда сумматора и к входу устройства того же разряда, а-выход элемента И-НЕ . каждого разряда соединен с первым входом триггера того же разряда и q соответствующим выходом устройства, причем ВТОРОЙ вход триггера каждого разряда подк.гаочен к входу, постоянного сигнала устройства, а вь&сод триггера каждого разряда соединен с входом того же разряда второго операнда сумматора, к входу переноса которого 1ТОдключен вход постоянно.го сигнала устройства. Источники информации принятыё во внимание при экспертизе 1. Авторское свидетельство СССР №278215, кл. G Об F 5/02, 1969. . 2. Авторское свидетельство СССР :. по заявке № 2504715/24, кл. в бЪ F 7/06, 1977 (прототип).

Входной код

/1(иическвя

единица

I Г

8ыа(1нец квЗ

II

1|

г4чеекаяeduHif на