Оперативное запоминающее устройство Советский патент 1980 года по МПК G11C29/00 

Описание патента на изобретение SU739659A1

Изобретение относится к запоминающим устройствам и может быть использовано в вычислительной технике. Известны запоминающие устройства, содержащие регистр адреса, дешифраггор адреса, накопитель, информационные регистры, блок контроля, которые производят контроль записываемой и считываемо информации и выдают сигнал ошибки в сл чае несоответствия информационных и контрольных разрядов Щ и 2 . Наиболее близким техническим решением тк предлагаемому является устройст содержащее регистр адреса, подключенны к дешифратору адреса, выходы которого соединены с адресными входами блока за поминающих матриц, регистр слова, блок усилителей считывания-записи, блок конт роля и управляющие шины. В нем осуществляется контроль адреса и слова с по- мощью блока контроля на соответствие информационных и контрольных разрядов восстановление информации в случае сбоя IB адресном тракте з . Недостатком данного устройства является то, что в нем разрешается запись и считывание информации из любой ячейки. Однако существуют вычислительные системьк в которых массивы для нескольких процессоров располагаются в одной и той же зоне оперативного запоминающего устройства. В данной зоне расположены массивь, данные из которых могут считываться несколькими процессорами, кроме того существуют такие массивы, данные из могут быть считаны только одним из процессоров, на котором обычно реализуется операционная система. Поэтому для нормальной работы вычислительной системы очень важно предотвратить запись данных в массивы, из которых допускается только считывание, а также считывание да1шых из массивов, к которым доступ данного процессора не разрешен. Следовательно, функциональные возможности известного устройства не позволяют 37 йспопьзбвать его при построений вычиспитепьных систем определенного класса. Целью изобретения является расширение области приме1яения устройства. Поставленная цель достигается тем, чт в оперативном запоминающем устройстве, содержащем регистры адреса я слова, соединенные соответственно через дешифратор и блок усилителей записи-считывания с запоминающим модулем, первые входы регистра слова подключены к соответствующим входным шинам, блок контроля и управлякяцие шины, введены элементы НЕ, И, ИЛИ л дополнительный регистр слова, первые входы которого соединены с соответствующими выходами блсжа усилителей записн-считывания, вторые - с одними из выходов регистра слова, другие выходы которого подключены непосредственно и через элементы НЕ к первым входам соответствующих элементов И, вторые входы которых подключены к соответствующим управляющим шинам, выходы элементов И через элементыИЛИ соедйшны со вторыми входами дополнительного регистра елова, выходы которого подкпючешл ко вторым входам регистра слова и входам блока контроля. На чертеже представлена функциональ ная блсж-схема оперативного запоминающего устройства. . Устройство содержит регистр 1 адреса дешифратор 2, запоминающий модуль 3, блок 4 усилитеяей запшзнчючитывания, регистр 5 слова, блок контроля 8, дополнительный регистр 7 слова, элементы 8 НЕ элементы 9 Н. (первые), элементы 10 И (вторые), элементы 11 ИЛИ. Оперативное запоминающее устройство подключается к другим устройствам с помощью следующих управляющих шин: вход- ных шин 12 , шины 13 сигнала, уп равляющего переключением входов блока 4 усилителей считывания-записи в зависимости от режима работы устройства, шины 14 сигнала, упр авляющего переключением входов и выходов дополнительного регистра 7 слова в зависимости от режимов работы устройства, входных шин 15 слова, шины 16 сигнала, управляющего переключением входов регистра 5 слова в зависимости от режима работы устройства, шины 17 сигнала, подключенную к управляющим входам первых схем 9 И, шины. 18 сигнала, подключенную к управляюшим входам вторых схем 10 И, шины 19 сигнала ошибки. 9 4 Регистр 1 адреса подключен к дешифратору 2 адреса, выходы которого соединены с адресными входами блока 3 запоминающих матриц, блок 4 усилителей считывания-записи подключен к блоку 3 запоминающих матриц. Выход каждого из информационных разрядов (одни из выходов) регистра 5 слова.соединен с соответствующим входом блока 4 усилителей считывания-записи и вторым входом соответствующего разряда дополнительного регистра 7 слова, первый вход каждого из разрядов которого соединен с соответствующим выходом блока 4 усилителей считывания-записи. Выход каждого из разрядов дополнительного регистра 7 слова соединен сбответствующим входом блока 6 контроля и вторым входом соответствующего разряда регистра 5 слова, первый вход которого подключен к входной шине 15 слова. Выход каждого из контрольных разрядов (другие входы) регистра 5 слова соединен с информационным (первым) входом первого элемента 9 И и входом элемента 8 НЕ, выход которого соединен с информационным (первым) входом второго элемента Ю И, выходы элементов 9 И и 10 соединены со входами элементов 11 И/Ш, выходы которых подключены к соответствующему входу блока 4 усш1ит& лей считывания-записи и второму входу соответствующего разряда дополнительного регистра 7 слова. Управляющие входы .всех элементов 9 И объедитены между собой и подключены к управляющей шине 17, управляющие входы всех элементов 10 И объединены между собой и подклю- чены к управлякщей шине 18. -, Устройство раб.отает в следующих режимах: запись, 1запись с инверсией контрольных разрядов, запись с проверкой, считывание, считывание с инверсией контрольных разрядов. В режимах запись, запись с инверсией контрольных кодов и запись с проверкой, адрес ячейки, находящейся на входных шинах адреса 12 и записываемое слово, находящееся на входных шинах 15 слова фиксируются соответственно, на регистре 1 адреса и регистре 5 слова. Затем с помощью сигналов на управляющих шинах 14 и 18 осуществляется перепись слова (контрольные разряды не инвертируются) с регистра 5 слова на дополнительный регистр 7 слова и подключение его выходов к блоку 6 контроля. Появление на шине 19 сигнала свидетельствует об ошибке в принятой информации и запись информации в ячейку не производится. При отсутствии сигнала ошибки и работе устройства в режиме запись с помощью сигналов на шинах 18 (контрольные разряды не инвертируются) 13 и 14 осуществляется подключение слова с регистра 5 слова к блоку 4 усилителей считывания-запись и: запись слова в ячейку памяти в соответствии с адресом, хранимым на регистре 1 адреса. Режим запись с инверсией конт рольных кодов отличается от режима запи тем, что управляющий сигнал появляется не на шине 18, а на шине 17,, вследствие чего значение контрольного разряда инвер тируется с покгощью элементов 8 НЕ. В этом случае, в ячейку записывается слово с инвертированными контрольными разрядами. При работе устройства в режиме за-: пись с проверкой после контроля записы вабмотч) слова в случае отсутствия сигнала ошибки происходит прешарительное счи тывание слова, хранимого по адресу, зафиксированному на регистре 1 адреса. С помсшыо сигналов на шинах 13 и 14 производится запись считанного сйова на дополнительный регистр 7 с л ежа и подключение его выходов к блоку 6 koнтpoля4 Если в этом случае на шине 19 не появляется сигнал ошибки, то с помшью сиг налов на шинах 18 (контрольные разряды не инвертир|уются) 13 и 14 осуществляется подключение слова с.регистра 5 слова к блоку 4 усилителей записи-считывани Я и зш1ясь слова в ячейку в соответствии с ащ)есом, хранимым на регистре 1 адреса. При работе устройства в режиме . тывания с помощью сигнал на шинах 13 и 14 происходит считывание слова из , ячейки в соответствии с адресом, хранимы на регистре 1 адреса, запись этого слова на дополнительный рег1к:Гр 7 слова, подключение выходов дополнительного регистра 7 слова к блоку 6 контроля, появление сигнала ошибки на выходе 19 свидетельствует о несоответствии информшионных и контрольных разрядов. При работе устройства в режиме считывания с инверсией контрольных разрядов также происходит считывание слова и запись его на дополнительный репютр 7 слова, но без подключения его выходом к блоку 6 контроля. Вместо этого с помощью сигналов на шине 16 происходит перепись слова с дополнительного регистра 7 слова на регист 5 слова. Затем с помощью сигналов на шинах 17 и 14 происходит инверсия контрольных разрядов, а запись модифицирован-ного слова на дополнительный регистр 7 слова и подключение его выходов к блоку 6 контроля. Отсутствие сигналов ошибки на шине 19 свидетельствует о нормальной работе устройства. Таким образом устройство выдает сигнал ошибки: при сбое входной информации; при попытке записи данных в режиме з пнсь с проверкой в ячейки, в которые данные при начальной 3arpy3ke были записаны в режиме запись с инверсией контрольных разрядов; при попытке считывания данных в режиме считывания из ячеек, в которые данные при начальной загрузке были записаны в режиме запись ,с Инверсией контрольных разрядов; прв сбое информации внутри устройства. Анализ сигналов ошибки позволяет предотвратить последствия, которые могут возникнуть из-за несанкционированных обращений к массивам. Следовательно расширение области {фименения предлагаемого устройства делает возможным использование оперативного запоминшхцего устройства при построении выс жонадежных мультипроцесссфных вычислительных систем, работающих с общим полем памяти. фор,мула изобретения Оперативное запоминающее устройство, содержащее регистры адреса и слова, соединенные соответственно через дешифратор и блсж усилителей записи-сч1ггыва1шя с запоминающим модулем, первые входы регистра слова подключены к соответствующим входным шинам, блок контроля и упршляющие шины, отличающееся тем, что, с целью расширения области применения устройства за счёт одновременной обработки неоднородного массива данных с инв.ерсией контрольных разрядов, онб содержит Элементы НЕ, И, ИЛИ и дополнитЙ1Ьный регистр слова, первые входы которого соединены с соответствующими выходами блока усилителей записисчитывания, вторые - с одними из выходов регистра слова, другие выходы которого подключены непоср едственно и через элементы НЕ к первым входам соответсти вующих Элементов И, вторые входы кото.рых подключены к соответствующим управляющим шинам, выходы элементов И через элементы ИЛИ соединены со вторыми входами дополнительного регистра слова, выходы которого подключены ко вторым

7 739659 8

входам регистра сповя и входам блока2. Авторское свидетельотпо СССР

контроля. 504249, кл. G 11 С 29/00, 1974.

Источники информации,

принятые во внижание при экспертизе3. Авторское свидетельство СССР

1. Авторское свидетельство СССРj № 528614, кл. G 11 С 29/00, 1974

№ 5161О1, кл. G 11 С 2Э/ОО, 1974.(прототт).

Похожие патенты SU739659A1

название год авторы номер документа
Оперативное запоминающее устройство 1979
  • Тимашев Александр Васильевич
  • Семенов Вячеслав Федорович
  • Антошкин Виктор Иванович
  • Борискин Алексей Алексеевич
SU830589A1
Полупроводниковое оперативное запоминающее устройство с коррекцией информации 1990
  • Лашевский Рафаил Аронович
  • Попова Ревекка Яковлевна
SU1795520A1
ЦИФРОВОЕ ВЫЧИСЛИТЕЛЬНО-ЛОГИЧЕСКОЕ УСТРОЙСТВО 1970
SU273523A1
Оперативное запоминающее устройство 1974
  • Доля Александр Давидович
  • Шепелева Татьяна Алексеевна
SU528614A1
Запоминающее устройство с автономным контролем 1983
  • Горшков Виктор Николаевич
SU1081669A1
Полупроводниковое оперативное запоминающее устройство с коррекцией информации 1986
  • Лашевский Рафаил Аронович
  • Попова Ревекка Яковлевна
SU1439679A1
Оперативное запоминающее устройство 1976
  • Доля Александр Давидович
  • Никифоров Виктор Викторович
  • Шепелева Татьяна Алексеевна
SU636678A2
Логическое запоминающее устройство 1974
  • Нестерук Валерий Филиппович
  • Потапов Виктор Ильич
SU608199A2
Устройство для контроля блоков оперативной памяти 1981
  • Варнаков Владимир Иванович
  • Вершков Виталий Эммануилович
  • Парфенов Николай Сергеевич
  • Прокошенков Анатолий Тимофеевич
  • Чумакова Зоя Алексеевна
SU957276A1
Запоминающее устройство с самоконтролем 1979
  • Доля Александр Давидович
  • Кириченко Людмила Ивановна
SU930388A1

Реферат патента 1980 года Оперативное запоминающее устройство

Формула изобретения SU 739 659 A1

SU 739 659 A1

Авторы

Тимашев Александр Васильевич

Антошкин Виктор Иванович

Борискин Алексей Алексеевич

Даты

1980-06-05Публикация

1978-01-18Подача