Синусно-косинусный цифровой преобразователь Советский патент 1980 года по МПК G06F15/34 

- - .

Изобретение относится к вьтчиотштель ой технике и может быть использовано в управляющих системах и гибридных вы числительных устройствах Для йопучения в спевзапем режиме одновременно кода непрерывной переменной (X) и кодов функгшй sin X исоэх

Известно устройство l, содержащее рвгистрьт, ключи, сумматоры, блок памяти.. . -, , .

Недостатком известного устройства является большой объем оборудования.

Известен также преобразователь , содержащий два 2п -разрядных сумматора (n padpsuiHOOtb операндов), группы ап |Дентов И и ИЛИ

Недостатком известного преобразователя является ограничение функ1Ш жальиой возможности, поскольку прототип позволяет получать толькб кса вкоааой переменней величины. , кроме кода входаой величины, часто требуется подучить еще и коды тригонометрических функций зчО X и C-OS X от входной велиЧИНЫ, используемые в случае, например, поворота прямоугольных координат на неKXiTOpEictt угол, получаемый от датчика и для других целей.

Целью изобретения являгются повышение быстррдействия и уменьшение Koniwi чества оборутювания.

Поставленная цель Достигается т, что в Преобразователь, содержащий два 2п -разрядшлх сумм1атора (п -разрядность

to операндов), г{:огш1ы элементов И к ИЛ1 довЕОпштёльвю два эпв л&Атл за-, держки, причал входы и. младших разрядов СЕе|шого сумматора соединены с вы- х&дамя ИЛИ первой группы,,

15 входы подключены к выходам боответхлвукиавх элементов И перв в второй rffyira, первые входы поо ключешы{Соответственно к в ввверснык выходам п старших разрядов

20 второ Ч сумматора, входь ti младших ращкщ ов второго сумматора соединены с выхо|$амв элементов ИЛИ ътюрой rpynioii, входы подклк чены к выходам I соответствующих апементоБ И третьей четвертой групП| первые входы которых подкточены соответственно к пр5змым и MiffiepCHbiM выходам п старших разрядов первого сумматора, вход положительного приращения преобр юватепя соединен со вторвыми входами элементов И второй и третьей групп и через первый элемент Задержки сгоедйнен с трвтьим входсйл первого эп агента ИЛИ первой группы, вход отрицательного приращен:ш преобразовател соединены со вторыми входами элементов И первой и четвертой групп и чёрШ второй эпеглент задержки соединен с третьим входом первого элемента ИЛИ второй rpyn пы, . , На чертеже изображен предлагаемый преобразователь. Преобразователь состоит из первого суш атора 1, содержащего старших п разрядов 2 и младших п разрядов 3, второго сумматора 4, содержащего старших П разрядов 5 и младших п разрядов 6, груп пы элементов ИЛИ 7, группы элементов И 8-11. Схема предлагаемого устройства работает в соответствии с формулами ,ilv .IL 0; е -2 (j - текущее значение функиии sin 0- содержимото Первого сумматора 1 (i{i SinS;,)} текущее значение функции cos 9 - содержимого второго сумматора 4 (x COS0;-,); 9 I - текущее значение аргумента в (); - алгебраический знак операции (е sign ()),} п - разрядность. Перед началом работы устройства стар ший п разрядов 5 и млаДшиё п разрядов 6 второго сумматорй 4 ус танавливаются в еданичное сЬстояние, а Старщие h разрядов 2 и младшие п разрядов 3 первого сумматора 1-в нулевое состо$й1ие, что соответствует в О, l li Уо 1.Р Передача прямого или обратного кода Еиыходов старших п разрядов 2 первого сумктатора 4 на вхох1ы младших П раэрадсь 6 второго сумматора 4 соответс- веяно через группу элементов И 8 и 9, группу элементов ИЛИ 7, а также переда чей прамотю или обратного кода с выходо 74 54 старших г| разрядов 5 второго сумматора 4 на входы младших п разрядов 3 перво го сумматора 1 соответственно через группу элементов И Ю и 11, группу эле ментов ИЛИ 7, Элементы 12-13 задержки используются для добавления единицы в младший разряд первого сумматора 1 и второго сумматора 4 с целью получения дополнительного кода при выполнении one рааии вычитания. Таким образом, в предлагаемом устройстве реализуются вьиислительная по формулам (1) и на выходах 14 старших п разрядов 2 первого сумкттора 1 получа ется код текущего значения функщж у 64П0, а на выходах 15 старших п разрядов 5 второго сумматора 4 получается код текущего значения функции х соь Q Ф о р м у п а и 3 о б р е т е н и я Синусно-косинусный цифровой преобразователь, содержащий два 2п -разрядных сумматора ( п - разрядность one рандов), группы элементов И и ИЛИ, отличающийся тй, что, с целью повышения быстродействия и уменьшения количества оборудования, он содержит два элемента задержки, причем входы rt младших piaspiMOB первого суммаTopia соединены с выходами элементов ИЛИ первой rpyrinbiV входы кото| 1х подключены к Bbixonajvi. соответствующих элм ентов И первой и второй групп, первые входа KOTdpbix пбйк.тючены соответственно к прямым И инверсным BbixojaaM п старш РЕХ р1азр5шов BTOfjoro сумматора, входь И младщих разрядов второго сумматора соединены с 1выходами элементов ИЛИ второй группы/ входы которых шэдключены к выходам соответст1зующих элалёнтс® И третьей и четвертой , первые входы которых подключены соответственно к прямьш и инверсньш выходам п старших дрядод первого сумматора, вход полож TfflibHoro приращения преобразователя соединен со вторыми входами элементов И второй и третьей групп и через /пэрвый элемент задержки соединен с третьим входсж{ первого элемента ИЛИ первой группы, вход отрицательного приращения преобразователя соединен со входами элементов И первой и четвертой групп и через второй элемент задержки соединен с третьим входом первого эл& мента ИЛИ второй группы.

57465356

Источники информации,2. Автоматизация производства я

принятые во внимание при экспертизе ,промышленная эпектроника; Советская

1. Авторское свидетельство СССР № 519717, кл. Q 06 F 15/34, 1976.

энциклопедия, М,, 1964, т. 3, с. 7О-71 (прототип). 5 .

V

п1

uli

S г1±It и