Квадратор Советский патент 1984 года по МПК G06F7/552 

Изобретение относится к вычислительной технике и предназначено для построения генератора видеоимпульсо окружностей телевизионного устройст ва отображения информации (УОИ) метеорологической радиолокационной станции (МРЛ) и может быть использо вано при построении любых цифровых устройств, где требуется с высоким быстродействием и точностью генерировать функцию 2.(1) аргумента х , изменяющегося, например, от -1 до +1, с помощью числоимпульсного кода N, каждый импульс которого имеет вес Т , где п - разрядность двоичного кода модуля аргумента х. Известно устройство для возведения число-импульсного кода в квадра содержащее два триггера, два счетчика, три элемента И, сумматор-нако питель 13. Недостатком данного устройства является невозможность получения на нем функции к при линейном изме нении X от -1 до +1 без дополнительной обработки устройства. Наиболее близким к изобретению по технической сущности является квадратор, содержащий три счетчика, накопитель, сумматор, элемент задержки и блок умножения промежуточного операнда на знак единичного приращения аргумента 2, Недостатками известного квадрато ра являются низкое быстродействие и сложность, обусловленные недостаточно полным использованием функциональных возможностей счетчиков и накопителя при реализации функции (1) для линейной развертки аргумент от -1 до +1. Цель изобретения - сокращение оборудования. Поставленная цель достигается тем, что в квадратор, содержащий первый и второй счетчики, накаплива пщй сумматор, выходами старших и младших разрядов устройства являются соответственно разрядные выходы второго счетчика и накапливающего Сумматора введены четыре элемента НЕ, три элемента И, причем вход начальной установки Ьтройства соединен с входами сброса первого, второ го счетчиков и накапливающего с.умматора и входом первого элемента НЕ выход которого соединен с первым 012 входом первого элемента И, выход которого соединен со счетным входом первого счетчика, входом записи накопителя и первыми входами второго и третьего элементов И, выходы которых соединены с вычитающим и суммирующим входами второго счетчика соответственно, выход знакового разряда первого счетчика соединен с вторым входом третьего элемента И и входом второго элемента НЕ, выход которого соединен с вторым входом второго элемента И, третий вход которого соединен с выходом третьего элемента НЕ, вход которого соединен с третьим входом третьего элемента И и выходом переноса накапливающего сумматора, разрядные входы с первого по п-й которого соединень соответственно с разрядными выходами с первого по п-й (п - разрядность операндов) первого счетчика, выход переполнения которого соединен с входом четвертого элемента НЕ, выход которого соединен с вторым входом первого элемента И, третий вход которого соединен с тактовым входом устройства, вход младшего разряда накапливающего сумматора соединен с шиной логической единицы устройства На чертеже приведена функциональная схема предлагаемого квадратора. Квадратор содержит счетчики 1 и 2, накапливающий сумматор 3, элемент НЕ 4-7, элементы И 8, 9 и 10, выход 11 начальной установки устройства, тактовый вход 12, выход 13 переполнения счетчика 1, выход 14 инверсного значения знакового разряда и выходы 15 остальных разрядов дополнительного кода аргумента, кодовый выход 16 квадратора. На входы 11 и 12 квадратора поступают импульсы начальной установки устройства И 11 и тактовые импульсы ТИ 12 (на временной оси эти импульсы расположены так, что задний фронт каждого и fflyльca И 11 заканчивается не раньше заднего фронта соответствующего импульса ТИ 12), по которым квадратор циклически генерирует функцию (1) в процессе изменения дополнительного кода аргумента от -1 до +1. В процессе работы счетчик 1 вырабатывает на выходах 13, 14 и 15 сигналы П13, П14 и код | 15, счетчик 2 вырабатывает код Ф 2, определяющий старшие разряды .кода Ф16 накапливающий сумматор 3 вырабатыва код фЗ, определяющий младшие разряды кода Ф 16,и формирует сигнал переполнения ПЗ, инверторы 5, 6 и 7 вырабатывают сигналы , Пбг:П14 и П7гЛЗ, инвертор 4 формирует импульс И4-И11, а элементы 8, 9 и 10 импульсы И8, И9 и И 10 согласно вьфажениям ИВ ТИ12. И11 . П13 , И9 HS.nJ.im, И10 И8.ПЗ.П1А. Квадратор работает следующим образом. Б установившемся режиме перед началом каждого цикла генерации счетчик 2 и накапливающий сумматор находятся в состоянии О, а счетчик 1 - в таком состоянии, что вырабатывает код 4 , сигнал и сигнал , запрещающий через элемент НЕ 5 работу элемента 8 . Каждый цикл вычислений начинается с приходом импульса начальной установки И11, по которому счетчики 1, 2 и накапливающий сумматор 3 фиксируются в состояниях после окончания импульса И 11 элемент 8 согласно выражению (2) формирует в течение цикла вычислений импульсы И8яТИ12, представляющие собой код N Работа счетчика 2 накапливающего сумматора 3 организована так, что переполнение кода Ф16 не фиксирует ся, т.е. соответствует знач ниям -1, О и +1 аргумента X , что учитывается при использовании квадратора. В процессе генерации функции (1 аргумент х изменяется по коду NX от -1 до +1 и вырабатывается в дополнительном коде счетчиком 1 и эл ментом НЕ 6 так, что знаковый разряд этого кода определяется сигналом-0 1J, X 0} X / 0; а остальные разряды - разрядами кода Ф 15. По импульсам выражения (2) и коду Ф 15 квадратор функционирует так, что после окончания каждого импульса И8 (т.е. в каждый момент времени t +1) на вьпсоде 16 вырабатывается 2п-разрядный код функции (1) согласно алгоритму , Ф16(tн|(x(th2f x(tKx(t), (41 гдex(t) Ф16(й); x(t) - код аргумента, определяемый в момент времени t сигналом (3) и кодом Ф15; Т задается сигналом логической 1 на входе младщего разряда накапливающего сумматора 3; t 0,1,... - точки текущего времени, отсчитываемые по импульсам И8 кода Nj, В течение каждого импульса И8 на выходе переполнения накапливающего Сумматора 3 вырабатывается сигнал ИЗ, являющийся переполнением суммирования без знаковых разрядов положительного кода Ф 3 (код Ф 3 имеет вес младщего разряда 2 и определен младшими разрядами кода ) и дополнительного кода О1 x(t)2-(n-4. В результате при Г1,(ФЗ+о() 7/ О - переполнения нет; 1 О, (фЗ+сх) О - отрицательное переполнение, (5) а при Ci / / /. „ Го, (ФЗ+oi) 2 - переполнения Hetj 11, (ФЗ+cj) 2 - положительное переполнение (6) В соответствии с выражениями (2) и (5) или (2) и (6) при возникновении для X О отрицательного (или для х О положительного) переполнения генерируется импульс И9 (или И10), после окончания которого содержимое счетчика 2 уменьшается (или увеличивается) на а в память накопителя 3, после окончания каждого ИВ заносится код ФЗ() ФЗ(1)+ф15(1)-1-2-2 (7) переполнение которого учитывается уменьшением (или увеличением) содержимого счетчика 2. Описанный алгоритм (4) генерации функции (1) производится по каждому импульсу И8 кода Nj. После окончания импульса И8, имеющего номер , счетчик 1 вьфабатывает управляющий сигнал , которым с помощью элемента НЕ 5 запрещается генерация импульсов И8 по ТИ12. На этом цишхе воспроизведение функции

КВАДРАТОР, содержащий первый и второй счетчики, накапливающий сумматор, выходами старших и младших разрядов устройства являются соответственно разрядные выходы второго счетчика и накапливающего сумматора, отличающийся тем, что, с целью сокращения оборудования, в него введены четыре элемента НЕ, три элемента И, причем вход начальной установки устройства соединен с входами сброса первого, второго счетчиков и накапливающего сумматора и входом первого элемента НЕ, выход которого соединен с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика, входом записи накопителя и первыми входами второго и третьего элементов И, выходы которых соединены с вычитающим и суммирующим входами второго счетчика соответственно, выход знакового разряда первого счетчика соединен с вторым входом третьего элемента И и входом второго элемента НЕ, выход которого соединен , с вторым входом второго элемента И, третий вход которого соединен с выходом третьего элемента НЕ, вход которого соединен с третьим входом третьего элемента И и выходом переноса накапливающего сумматора, разо 9 рядные входы которого с первого по п-й соединены соответственно с раз(Л рядными выходами с первого по п-й (п - разрядность операндов) первого счетчика, выход переполнения которого соединен с входом четвертого элемента НЕ, выход которого соединен с вторым входом первого элемента И, третий вход которого соединен с тактовым входом устройства, вход младшего разряда накапливающего сумматора соединен с шиной логической единицы устройства.