Усилитель для запоминающего устройства Советский патент 1983 года по МПК G11C7/06 

(5) УСИЛИТЕЛЬ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

Изобретение относится к вычислительной технике и может быть использовано при построении микромощных интегральных запоминающих усттройств на КМДП-транзисторах. Известен усилитель на у -каналь ных МДП-транзисторах с запоминанием информации, построенный по триггерной схеме и использующий стробируемый транзистор для подключения усилителя к шине нулевого потенциала. В усилителе входы и выходы разде лены, причем входы подключены к зат рам транзисторов, связанных со стро бируемым ключевым транзистором, а выходы связаны с выходами триггерной схемы 1J. Недостатками этого усилителя являются невысокое быстродействие и не возможность использования в интегральных запоминающих устройствах на КМДП-транзисторах. Наиболее близким по технической сущности к изобретению является усилитель считывания на КМДП-транзисторах, содержащий два ключевых МДП-транзистораП-типа и два нагрузочных МДП-транзистора р-типа, соединенных по схеме триггера, два ключевых МДП-транзистора р-типа, истоки которых подключены к шине питания, а затворы - к первой управляющей шине, два МДП-транзистора сброса п типа, стоки которых соединены со стоками соответствующих ключевых МДП-транзисторов 1-типа и с выходами усилителя, истоки - с истоками ключевых МДП-транзисторовw-типа и с общей шиной, а затворы подключены , ко второй управляющей шине, два согласующих МДП-транзистора р-типа, истоки которых соединены со стоками соответствующих ключевых МДП-транзисторов р-типа, стоки - с истоками соответствующих нагрузочных МДП-транзисторов р-типа, а затворы соответственно с первой и второй разрядными шинами Г2. 3 . Недостатком известного усилителя являются ограниченные функциональные возможности, связанные с невозможностью запоминания информации, так как в режиме считывания после установления на разрядных шинах полных логических уровней напряжения один из согласующих транзисторов закрывается, отключая, тем самым, часть схемы триггера от шины питания, В результате, в случае изменения логических состояний на разрядных шинах происходит переключение схемы, Целью изобретения является расширение функциональных возможностей усилителя за счет запоминания считанной информации. Пос1йвленная цель достигается тем что усилитель для запоминающего устройства, содержащий два ключевых МДП-транзистора VI-типа и два нагрузочных МДП-транзистора р-типа,соеди ненных по триггерной схеме, два ключевых МДГЬтранзистора р-типа, истоки которых подключены к шине питания, два МДП-транзистора с,броса yi-типа, стоки которых соединены со стоками соответствующих ключевых МДП-транзисторов У1-типа и с первым и вторым выходами усилителя соответственно, истоки - с истоками ключевых МДП-тра зисторовИ-типа и с общей шиной, а затворы подключены к управляющей шин два согласующих МДП-транзистора р-ти па , стоки которых соединены с истоками соответствующих нагрузочных МДП-транзисторов р-типа, а затворы соответственно с первым и вторым вхо дами усилителя, дополнительно содержит коммутирующий МДП-транзистор J-типа, исток которого подключен к шине питания, сток- - к истокам согла сующих МДП-транзисторов р-типа, а за твор - к управляющей шине, стоки ключевых МДП-транзисторов р-типа сое динены с истоками соответствующих нагрузочных МДП-транзисторовр-типа а затворы - с управляющей шиной. На чертеже представлен усилитель для запоминаклдего устройства. Усилитель содержит два ключевых МДП-транзистора Л-типа 1 и 2, два нагрузочных МДП-транзистора р-типа 3 и «, два ключевых f14n-TpaH3MCTopa р-типп 5 и 6, шину 7 питания, два МДП-транзистора сброса ta-типа 8 и.9 два выхода 10 и 11,,общую шину 12, управляющую шину 13| два согласующих 34 МДП-транзистора р-типа Н и 15, два входа 16 и 17 и коммутирующий МДП-транзистор р-типа Т8, В схеме усилителя ключевые транзисторы 1 и 2 и нагрузочные транзисторы 3 и 4, соединены по триггерной схеме, причем истоки транзисторов 1 и 2 подключены к шине 12, а, объединенные стоки транзисторов 1, 3 и 2, соответственно соединены с выходами усилителя 10 и 11, истоки транзисторов 8 и 9 подключены к шине 12, затворы - к шине 13, а стоки к выходам усилителя .10 и 11, стоки транзисторов 5 и 6 соединены с истоками транзисторов 3 и , истоки.с шиной 7 а затворы - с шиной 13, стоки транзисторов 14 и, 15 подключены соответственно к.истокам транзисторов 3 и , затворы - соответственно к входам 16 и 17, а истоки. к стоку транзистора 18, исток которого связан с шиной 7, а затвор - с шиной 13Усилитель работает следующим образом. В исходном состоянии (режим хра.нения в ОЗУ) потенциал науправляющей шине 13 соответствует логической 1. Транзисторы 5, 6 и 18 закрыты, а трангзисторы 8 и, 9 открыты. На выходах 10 и 11 устанавливаются потенциалы логического О,, при этом транзисторы 1 и 2 закрываются, а транзисторы 3 и k открываются. Поскольку транзисторы 5, 6 и 18 закрыты, то логические состояния на выходах 10 и 11 остаются неизменными при любых логических состояниях на входах 16 и 17- Перед переходом схемы к режиму записи или считывания на входах 16 и 17 должны быть установлены разноименные логические уровни. Допустим, что на входе 16 установлен потенциал логического О, а на входе 17 логической 1. При этом транзистор 14 открыт, а транзистор 15 закрыт.В режиме записи или считывания в ОЗУ на управляющем входе устанавливается потенциал логического О. Транзисторы 8 и 9 закрываются, а транзисторы 5, 6 и 18 открываются. Потенциалы выходов 10 и 11 растут за счет токов, протекающих через открытые транзисторы 18, 14 и 5 (для выхода 10) и 18 и 6 (для выхода 11). Так как размеры транзисторов 5 и 6 (а, следовательно, и их сопротивления) выбираются равными, то ток, протекающий через транзисторы 18, и 5 будет больше и потенциал выхода 10 растет быстрее, чем потенциал выход 11. После достижения потенциалами (на выходах 10 и 11) уровня срабаты вания тригге эа (тр,1...«), в схеме происходит регенеративный процесс, в результате которого на выходах 10 и 11 устанавливаются полные логиче кие уровни сигналов. В дальнейшем усилитель сохраняет свое состояние (запоминает информацию) даже при из менении логических состояний на вхо дах 16 и 17, поскольку установившее ся состояние триггера может поддерживаться только открытыми транзисторами 5, 6 и 18. Для изменения состояния усилителя необходимо перейти к режиму хранения, установив на управляющем входе 13 потенциал логи ческой 1, После чего на входах 16 и 17 устанавливаются противопо ложные (рассмотренным выше) логичес кие уровни. После перехода к режиму записи или считывания принцип работы усилителя аналогичен. Для повышения чувствительности и надежности работы усилитель следует выполнять симметричным.. - . Усилитель может быть использован в качестве разряда адресного регист защелки входной информации и защелки сигнала Запись-считывание. В последнем случае на входы 16 и 17 усилителя подаются прямые и инверсные сигналы после предварительных инверторов, связанных с соответствующим входом интегрального ЗУ (ад ресным, входной информации или запись-считывание). Использование усилителя в интегральных ЗУ дает сокращение на 10 числа интегральных микросхем в пери36ферийных узлах блока ЗУ и повышения помехозащищенности, Формула изобретения Усилитель для запоминающего устройства, содержащий два ключевых МДП-транзистора W-типа и два нагрузочных МДП-транзистора .р-типа, соединенных по триггерной схеме, два ключевых МДП-транзисторар типа, истоки которых подключены к шине питания, два ИДПгтранзистора сброса л-типа, стоки которых соединены со стоками соответствующих ключевых НДП-транзисторов vi-типа и с первым и вторым выходами усилителя соответственно, истоки - с истоками ключевых МДП.-транзисторову -типа и с общей шиной, а . затвору подключены к управляющей шине, два согласующих МДП-транзистора р-типа, стоки которых соединены с истоками соответствующих нагрузочных МДП-транзисторов р-типа, а затворы соответственно с первым и вторым вхо дами усилителя, о т ли ч а ю щ и и с я тем, что, с целью расширения функциональных возможностей усилителя за счет запоминания информации, он содериит коммутирущиЙ M/yi-транзистор р-типа, исток которого подключен к шине питания, сток - к истокам согласующих МДП-транзисторов р-типй, а затвор - к управляющей шине, стоки ключевых МДП-транзисторов р-типа соединены с истоками соответствующих нагрузочных МДП-транзисторов р-типа, а затворы - с управляющей шиной. Источники информации, принятые во внимание при экспертизе. 1.Патент Великобритании tP 1539890, кл. G 11 С 7/00, опублик. 1979. 2.Авторское свидетельство СССР N771716, кл. G 11 С 7/00, опублик. 1980.