Устройство для контроля дискретной аппаратуры Советский патент 1980 года по МПК G06F11/30 

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНОЙ АППАРАТУРЫ

Изобретение относится к области вышслительной техники и может быть использовано для контроля и испъиания дискретной аппаратуры, требующей для своего функщюнирования управляющих воздействий, подаваемых в реальном масштабе времени, например, работающей в составе автоматизированной системы управления быстропротекающими технологическими процессами. Известно устройство для контроля дискрет ной аппаратуры, содержащее блок взаимодействия с оператором, блок отображения и ре гистращп, блок управления, сопрягаемый с цифровой вычислительной машиной, и блок подключения к объекту контроля 1. Это устройство осуществляет контроль дискретной аппаратуры путем программироваг цифровой вычислительной машины (ЦВМ) и выдачи управляющих и тестовых воздейстВИЙ на объект контроля через ее каналы ввода-вывода, а также получением от контролируемой аппаратуры результатов контроля и сравнением их с эталонными значениями. Недостатком устройства явтюется низкое быстродействие при выдаче управляющих и тестовых воздействий, обусловленное необходимостью обращения программ контроля к таймерам и средствам прерываний программ ЦВМ для подачи асинхро1шых тестовых воздействий. Наиболее близким техническим рещеннем к изобретению является устройство для контроля дискретной аппаратуры, . содержащее блок обмена, блок управления, блок отображения и блок регистрации, причем первый, второй и третий выходы блока управления подключены к первому контролируемой аппаратуры, входу блока регистрации и входу блока отображения соответственно; первьи вход - к выходу вычислителя через блок обмена, а второй - к выходу контролируемой аппаратуры 2. Недостатком известного устройства является использование режима разделения времени с обращением к аппарату прерываний и таймерам ЦВМ для организации асинхронной подачи тестовых воздействий через произвольно заданные интервалы времени, что су1цестве}шо /снижает быстродействие устройства. Целью изобретения является повышегше быстродействия устройства. Поставленная цель достигается |ем, что в устройство, содержащее блок обмена, блок управления, первый, второй и третий выходы которого подключены к первому входу контролируемой дискретной аппаратуры, входу блока регистрации и входу блока отображения соответственно, первый вход через блок обмена к выходу вычислителя, а второй вход - к выходу контролируемой дискретной аппаратуры . введены коммутатор, генератор импульсов, первый и второй элементы И, первый и второй счетчики, первый и второй блоки сравнения, первая и вторая вентильные группы, первый, второй,, третий и четвертый блоки памлти, причем первые входы первого и второго блоков памяти подключены через блок обмена к выходу вычислителя, первый блок памяти первым выходом подключен через первую вентильную группу к первым входам соответствен но третьего блока памяти и коммутатора, соединенного выходом со вторым входом контролируемой дискретной аппаратуры; первый и третий блоки памяти вторыми выходам подключены ко входам первого и второго элементов И соответственно, а третьими выходами - к первым входам соответственно первого и второго блоков сравнения, выходы которых подключены ко входам первой, второй вентильных групп и вторым входам первого и третьего блоков памяти соответственно, вторые входы - к выходам соответственно первого и второго счетчиков, входы которых соединены через первый и второй элементы И соответственно с выходом генератора импульсов, а третий блок памяти первым выходом подключен через вторую вентильную группу к первому входу четвертого и к второму вхо ду второго блоков памяти, выходы которых соединены со вторым и третьим входами коммутатора соответствехшо. Блок-схема устройства представлена на чертеже. Устройство содержит блок 1 обмена, блок 2 управления, соединенный входом и выходом с объектом контроля 3, блок 4 регистрации, блок 5 отображения, причем вход блока 1 обмена соединен с выходом вычислителя 6, коммутатор 7, генератор 8 импульсов, первый 9 и второй 10 элементы И, первый 11 и второй 12 счетчики, первый 13 и второй 14 блоки сравнения, первая 15 и вторая 16 вентильные группы, первый 17, второй 18, трепга 19 и четвертый 20 блоки памяти, причем блоки 7 -20 образуют программируемый сгшхронизатор 21. Блок I обмена предназначен для ввода из ычислителя 6 управляющей, адресной и тестоой информации, а также ввода в вычислитель результатов контроля. Блок 2 управле1шя предназначен для управе1шя обменом тестовой и управляющей информацией, а также информацией о результатах контроля в процессе взаимодействия с контроируемой дискретной аппаратурой 3. Блок 4 регистрации предназначен для документирования результатов контроля и сообщений оператору. Блок 5 отображения предназначен для индикации результатов контроля и сигналов, соответствующих отклонениям измеряемых параметров. Вы1Шслитель 6 предназначен для автоматизированного управления контрольными операциями и для обработки результатов контроля при больщом объеме измереьшй. Коммутатор 7 предназначен для объединения и перераспределения кодовой информащш, поступающей от первого 17 и второго 18 блоков оперативной памяти, и выдачи ее на вход контролируемой аппаратуры 3. Генератор 8 имлульсов предназначен для управления работой c4eTtfflKOB 11, 12, поступлерше сигналов на которые обеспечивают элементы И 9, 10. Блоки 13, 14 сравнения предназначены для сравнения кодов времени с выходов счет шков 11, 12 и с третьих выходов блоков 17, 19 соответственно. Вентильные группы 15, 16 предназначены для выдачи кодов с первых выходов блоков 17, 19 в моменты совпадения кодов в блоках 13, 14 соответственно. Первый блок 17 оперативной памяти предназначен для хранения и выдачрт изменяемой от вышслителя 6 управляющей информации, осуществляющей включение в работу блока 19и передачу на контролируемую дискретную аппаратуру 3 через коммутатор 7 кодов адреса, команд и контрольных тестов. Второй блок 18 оперативной памяти предназначен для хранения изменяемых от цикла к циклу контрольных тестов или команд управления и их под управлением от блока 19. Третий блок 19 полупостоянной памяти предназначен для долговременного хранения и выдачи управляющей информации, осуществляющей считывание двоичных кодов из ячеек полупостоянной памяти четвертого блока 20и ячеек оперативной памяти блока 18 в заранее запрограммированные моменты времени относительно появления команды на первом входе блока 18. Программируемый синхро}шзатор 21 в целом предназначен для предварительного запоминания

изменяемой от цикла к циклу контроль-инфомации и команд уггравления, постояшюго хранения неизменной от цикла к цию1у контрольной информации и команд управления, а также для выдачи тестов контроля и управляющей информации с высокой скоростью в заранее запрограммированные моменты времени на вход контролируемой дискрепгой аппаратуры 3,

Устройство работает следующим образом.

Вычислитель 6 подает в течение всего процесса контроля через блок 1 обмена и блок 2 управления контрольную программу, включающую синхронные тестовые наборы, поступающие через равные интервалы време1ш на контролируемую дискретную аппаратуру 3.

Перед началом работы вычислитель 6 вводит через блок 1 в блоки 17, 18 контрольную программу, включающую ас1шхронные тестовые наборы, подача которых должна производиться через неравные моменты времени. Двоичный код момента времени выдачи данного тестового набора записан в его разрядной сетке. Аналогичная контрольная программа, включающая необходимые при контроле константы и коды времени, вводится в блоки 19, 20.

С приходом команды управления от вычислителя 6 через блок 1 обмена блок 17 вырабатывает импульс, по которому открывается первьп элемент И 9 и синхроимпульсы от генератора 8 поступают на вход счетшка 1 В момент совпадения кодов времени, поступающих из блока 17 и от счетчика 11, первый . блок 13 сравнения кодов выдает на первую группу вентилей 15 и на второй вход блока 17 импульсы, по которым блок 17 выдает содержимое ячейки оперативной памяти. В результате этого на вход блока 19 и на первый вход коммутатора 7 с выходов первой группы вентилей 15 поступают коды команд и тестов соответственно.

При поступлении кода команды на блок 18 последьшй вырабатывает илотульс, по которому открывается второй элемент И 10 и синхроимпульсы от генератора 8 поступают на вход второго счетчика 12. В моменты совпадения кодов времени, поступающих из блока 19 и от счетчика 12, второй блок 14 сравнения кодоб выдает на вторую группу вентилей 16 и на вход блока 19 импульсы, по которым блок 19 выдает содержимое полупостошшой памяти. В результате с выходов группы вентилей 16 поступают коды адресов ячеек, на вход блока 20 и второй вход блока 21, соответствуюидих данной микрокоманде. С приходом кодов адресов осуществляется считывание содержимого соответствующих ячеек блоков 18, .0, п результате

чего коды команд или тестов, неизмегвП)1х во времени контроля (от блока 20) или изменяемых во времени (от блока 18), поступают на второй и третий входы коммутатора 7 и 5 далее с его выхода на второй вход контролируемой дискретной аппаратуры 3.

Окончание работы блока 19 производит команда, поступающая от блока 17 или формируемая самим блоком 19 в соответствии с

Q реализованной микропрограммой. При этом блок 19 закрьшает элемент И 10, в результате чего счетчик 12 переводится в нулевое состошше. После этого от блока 17 может -быть подана следующая кома1ща по включению

{5 блока 19 в работу для выдачи следующей разновидности команд (кодов команд и тестов контроля).

Окончание работы программируемого синхро1шзатора 21 вызывает команда, поступаюQ щая от вышслителя 6 через блок обмена 1 на вход блока 17 или формируется в блоке 17 в соответствии с окончанием программы контроля. При этом блок 17 закрьшает элемент И 9, в результате чего счетчик 11 пере5 водится в нулевое состояние. После этого в оперативную память блоков 17, 18 от вычислителя 6 может быть записана новая программа контроля, использующая другие разнов1щноста микропрограмм блока 19.

0

Скорость выдачи команд управления и контрольных тестов с выхода программируемого синхрош1затора 21 зависит от быстродействия счетчика 12, блока сравнения 14, а также от

5 времени считывания кодов из блоков оперативной 18 и полупостоянной 19, 20 памяти и может быть получена сколь угодно большой в зависимости от характеристик применяемых элементов. При этом затраты времени на ор0 .ганизацню и обработку прерываний от таймеров ЦВМ существенно снижаются, так как программы контроля вводят в блоки 17, 18 оперативной памяти предлагаемого устройства в виде больших массивов кодовых слов од5 нократно в процессе контроля.

Таким образом, применение третьего и четвертого блоков полупостоянной памяти 19, 20 для хране1шя микрокоманд, первого и второго счетчиков 11, 12 и блоков 13, 14 срав0 нения кодов позволяет повысить быстродействие устеройства контроля дискретной аппаратуры. Кроме того, применение третьего 19j четвертого 20 блоков полупостоянной памяти для хранения неизмешюй от цикла к циклу

контрольной и управляющей 1и{формации

позволяет вести обмен с вычислителем только оперативно изменяющейся в процессе контроля информации, что сокращает объем и время обмена.