Устройство работает следующим образом.
В дежурном режиме импульсы из канала связи поступают в регистр 1.
Стробирующие импульсы вырабатываются блоком 15, обеспечивающим временное согласование работы отдельных элементов схемы устройства. В промежутках между двумя стробирующими импульсами лроизводится сравнение анализируемой ийформации, хранящейся в данный момент в регистре 1, с образцо.м первой составляющей фазирующего сигнала, генерируемого регистром 4 с сум.матором 5 в цепи обратной связи. Ключи 2 и 8 при этом замкнуты. Сравнение обеспечивается сумматором 3. Если в результате произведенного сравнения счетчик 9 оказывается переполненным, то с приходом следующего стробирующего импульса устройство вновь работает в делсурном режиме. Емкость счетчнка ощибок равна потенциально возможному количеству корректируемых ошибок. Если счетчик 9 оказывается незаполненным, то устройство переходит в следующий режим. Прн этом тактовое питание регистров 1 и 4 осуществляется стробирующимн импульсами, ключ 2 разомкнут, а ключ 8 замкнут. Импульсы из канала поступают в сумматор 3, а регистр 4 lennpHрует образцы второй и последующих составляющих фазирующего сигнала. Селектор 6 вырабатывает сигналы об окончании формирования образцов второй и последующих составляюншх фазируюа1,его сигнала, которые поступают в блок 10. Регистрация составляющих в этом блоке происходит на основании сигналов, поступающих, как со счетчика 9, так и с адаптивного блока 14. Особенностью устройства является то, что режим регистрации отдельных составляющих, обеспечиваем-ый блоком последовательной регистрации в прототипе, и адаптивный режим, обеспечиваемый адаптивным логическим блоком совместно с блоком 10, существуют одновременно и в ситуациях, когда анализ состояния счетчика 9 не дает оснований для изменения числа регистрируемых составляющих, регистрация составляющих осуществляется по режиму прототипа, а в других случаях адаптивный блок 14 меняет алгоритм регистрации, регистрируя или только первую составляющую, или первую н вторую, или первую и третью.
Логика алгоритма регистрации, задаваемая адаптивным логическим блоком.
определяется расчетным путем для каждой конкретной реализации, поскольку численные значения вероятности правильного приема и вероятности ложного набора зависят от разрядности используемых кодов, максимального периода, их корректирующей способности, вероятности ощибок элементарного сигнала и числа составляющих сигнала фазового пуска.
В известном устройстве алгоритм регистрации составляющих остается одним и тем же независимо от состояния канала или то же самое, от состояния счетчика ошибок, от того регистрировались в нем ошибки или нет. Блок 10 регистрирует сотавляющие последовательно одну за другой, и если хоть одна из составляющи.ч не будет зарегистрирована, пусковой сигнал не формируется, а устройство переводится в исходное состояние.
В данном устройстве адаптивный логический блок на основании поочередного анализа состояний счетчика ощибок дает текущую оценку качества канала при приеме каждой из составляющих и на основании этой оценки меняет алгоритм регистрации отдельных составляющих сигнала фазового пуска в блоке последовательной регистрации, в одних случаях достаточным является регистрация только первой составляющей, в других - первой и второй, первой и третьей и т. д.
Таким образом, введение адаптивного логического блока повышает помехоустойчивость приема сигнала фазового пуска, особенно по каналам связи, для которых характерны мультипликативные помехи.
Формула изобретения
Устройство для фазового пуска по авт. св. JST 510798, отличающееся тем, что, с целью повыщения помехоустойчивости, введен адаптивный логический блок, выходы которого подключены к соответствующим входам блока последовательной регистрации, два дополнительных выхода которого подключены к первому и второму входам адаптивного логического блока, к остальным входам которого подключены разрядные выходы счетчика ощибок.
Источники информации, принятые во вним-ание при экспертизе
1. Авторское свидетельство СССР № 510798, кл. Н 04L 7/10, 1973 (прототип) .
tn
