Устройство для вычисления элементарнойфуНКции Советский патент 1981 года по МПК G06F17/10 

(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНОЙ

П Т Б I

- : ФУНКЦИИ

-: --..

Изобретение относится к вычислительной технике и может применяться в качестве дополнительного спецпроцессора большой и мини-ЭВМ и как самостоятельный генератор функций в автоматизированных системах. Известен цифровой интерполятор, содержащий регистр для хранения арг мента, постоянные запоминающие устройства для хранения параметров аппроксимации и арифметический блок для вычисления функций Д. Наиболее близким по технической сущности к предлагаемому является цифровое устройство для получения начального приближения к обратной в личине, содержащее регистр аргумента, первый и второй блоки памяти, блок умножения и сумматор, причем выходы регистра аргумента подключены ко входам первого и второго блоков памяти, выход первого блока памяти подключен к первому входу блока умножения, выход которого соединен со входом сумматора, выход кото рого является выходом устройства 2Д Недостатком этого устройства является невозможность реализации шир кого класса вычисляемых функций. Целью изобретения - расширение класса решаемых задач за счет возможности вычисления любых непрерывных элементарных функций. Поставленная цель достигается тем, что в устройство, содержащее регистр аргумента, первый и второй блоки памяти, блок умножения и сум- матор, причем выходы регистра аргумента подключены ко входаим первого и второго блоков памяти, выход первого блока пгиияти подключен к первому входу блока умножения, выход которого соединен со входом сумматора, выход которого является выходом устройства, дополнительно введены накапливающий сумматор, дешифратор, регистр сдвига и генератор одиночных импульсов, при этом вход устройства подключен ко входам дешифратора и накапливающего сумматора, выходы которых подключены ко входам регистра сдвига и регистра аргумента соответственно, выход регистра сдвига подключен ко входу генератора одиночных импульсов, выход знакового разряда регистра сдвига соединен с управлякяцим входом блока умножения, второй вход которого соединен с вы.ходом второго блока памяти, выход генератора одиночных импульсов соеди нен с младшим разрядом накапливающего сумматора. На чертеже представлена блок-схема устройства. Она содержит накапливающий сумматор 1, регистр 2 аргумента, первый и второй блоки 3 и 4 памяти, блок 5 умножения, сумматор 6, дешифратор 7, | егистр 8 сдвига, генератор 9 одиночных импульсов. Воспроизводимая устройством функ ция вычисляется по формуле усеченного ряда Plxl r cjcpjxb () где t|()c) - базисные функции (двойные интегралы функции I Уолша), С - коэффициенты ряда, которые для каждой Зсщанной функции F(x) вычисляются заранее и записываются в блок 4 памяти. Устройство работает следующим образом. Цикл вычислений начинается с передачи аргумента на дешифратор 7, определяющий число членов ряда, и в накапливакяций сумматор 1, который вначале обнулен. Аргумент поступает на вход дешифратора, а на выходе в параллельном коде выдается число членов ряда.V Параллельный код поступает на регистр 8 сдвига и преобразуется в последовательный. Число значащих разрядов в последовательном коде и есть число членов ряда. Разряд последовательного кода, представ ляющего собой последовательность двоичных единиц и нулей, поступает на знаковый разряд блока умножения формирует знак произведения cj и Цц(х) . Одновременно генератор 9 еди ничных импульсов с каждым текущим разрядом последовательного кода выра батывает двоичную единицу, которая поступает в младашй разряд накапливающего сумматора 1, где она суммируется со значением аргумента и где формируется адрес следующих сомнохсителей С | и ср 1 (Ч) . По коду аргумента, переданного .из накапливающего сумматора 1 в регистр 2 аргумента, производится выбор базисной кусочноквадратичной функции из блока 4 памя ти и коэффициентов разложения избло ка 3 памяти. В блоке 5 производится умножение функции 1рк(х) на соответст вующий ей коэффициент С ц и их произведение поступает с необходимым .знаком на вход сумматора б для накоп ления суммы согласно формуле (1). По е формирования первой суммы по указанному выше алгоритму формируются вторая, третья и т. д. Тем самым происходит воспроизведение заданной функции. Технические преимущества устройства по сравнению с известными заключаются в широком классе функций, им воспроизводимых. Реализация устройства на современных дешевых интегральных микросхемах дает значительный экономический эффект при серийном выпуске. С помощью устройства можно воспроизводить функции очень широкого класса (все известные непрёывнйе элементарные функции) - тригонометрические, обратные тригонометриеские, полиномиальные, экспоненциальные, логарифмические и др. Формула изобретения Устройство для вычисления элементарной функции, содержащее регистр аргумента, первый и второй .блоки памяти, блок умножения и сумматор причем выходы регистра аргумента подключены ко входам первого и второго блоков памяти, выход первого блока памяти подключен к первому входу блока умножения, выход которого соединен со входом сумматора, выход которого являетсявыходом устройства, отличающееся тем, что, с целью расширения класса решаемых задач за счет возможности вычисления любых непрерывных элементарных функций, в него введен накапливающий сумматор, де1Йифратор, регистр сдвига и генератор одиночных импульсов, при этом вход устройства подключен ко входам дешифратора и накапливающего сумматора, выходы которых подключены ко входам регистра сдвига и регистра аргумента соответственно, выход регистра сдвига подключен ко ВХОДУ генератора одиночных импульсов, выход знакового разряда регистра сдвига соединен с управлякяцим входом блока умножения, второй вход которого соединен с выходом второго блока памяти выход генератора одиночных импульсов соединен с младшим разрядом накапливающего сумматора . Источники информации, принятые во внимание при экспертизе 1.Патент США № 3813529, кл. 235-152, 1974. 2.Авторское свидетельство СССР № 318940, кл. G Об F 7/38, 1970 (ПРОТОТИП).

FlJ