Устройство для контроля цифровыхблОКОВ Советский патент 1981 года по МПК G06F11/30 

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ

БЛОКОВ но включенные четвертый регистр, пя тый регистр, задатчик нагрузки, под ключенный выходом к второму входу к мутатора, выход второго регистра по ключен к первому входу блока сравнения и первому входу третьего реги стра, выход которого связан со вторым входом блока сравнения и через дешифратор с третьим входом коммута тора, первые входы второго, четверт го регистров и вторые входы третьег и пятого регистров связаны с соответствующими выходами блока управления, третий вход которого связан через блок памяти с выходом блока ввода. На чертеже показана функциональная схема предлагаемого устройства. Устройство для контроля цифровых блоков 1 содержит блок 2 ввода, блок 3 памяти, блок 4 управления, блок 5 индикации, .блок 6 задания эталонов, блок 7 сравнения, первый, второй, третий, четвертый и пятый регистры 8-12, коммутатор 13, дешифратор 14, задатчик 15 нагрузок и компаратор 16. Блок 2 ввода предназначен для вв да информации с первичного носителя информации в блок 3 памяти, служащий для хранения программы. Блок 3 памяти может, например, представлят собой накопитель на магнитном барабане. Блок 4 управления служит для управления устройством для контроля цифровых блоков в целом. Блок 5 индикации служит для индикации результата контроля. Блок 6 задания э лонов задает верхние и нижние пределы параметров для сравнения их компаратором 16 с аналоговыми сигна лами контролируемого цифрового блока 1, поступающими через коммутатор 13. Блок 7 служит для сравнения лог ческих состояний регистров 9 и 10. Регистр 8 совместно с блоком 4 упра ления предназначен для функционального контроля контролируемого цифрового блока 1. Регистр 9 служит для последовательного приема номеро выходов блока 1, а регистр 10 хранит номер контролируемого выхода бл ка 1. Регистр 12 служит для хранения величины нагрузки контролируемого выхода, а регистр 11 - ,цля хра нения величины нагрузки последующего проверяемого выхода. Дешифрато 14 служит для преобразования двоичного кода, хранимого в регистре 10 в унитарный код, который управляет коммутатором 13. Задатчик нагрузки 15 задает через коммутатор 13 необходимую нагрузку контролируемом цифровому блоку, величина которой записана в регистре 12, и представляет собой набор шифраторов тока, ток которых соответствует входному двоичному коду. nporpaiviMa контроля блока 1, в качестве носителя которой может быть выбрана, например, перфолента, состоит из двух частей. Первая часть имеет длину, равную п строк, где п-максимальное число выводов блока 1. Б этой части программы номер строки соответствует номеру вывода блока 1, а Кс1ждая. строка содержит либо признак выхода и величину нагрузки по нему либо признак входа. Свободные выводы обозначают как входы. Вторая часть программы контроля состоит из элементарных тестов, проверяющих блок 1 на функционирование. Каждый тест содержит число строк, зависящее от количества изменений логических состояний выводов блока Iот теста к тесту. После каждого теста размещена команда Проверка, а в конце программы - команда Конец, контроля. Устройство для контроля цифровых блоков работает следующим образом. Блок 2 вводит информацию с перфоленты в блок 3 с сохранением последовательности строк и числа разрядов в строке. После размещения первой и второй частей программы контроля в блоке 3 адреса входов из первой части программы контроля поступают через блок 4 в регистр 8 для подключения к нему входов блока 1. Адреса выходов через блок 4 поступают в регистр 9, а нагрузка, записанная по этому адресу, - в регистр 11. После записи первого по программе адреса выхода блока 1 и нагрузки по нему дальнейший прием в регистры 9 и IIблок 4 прекращает. С поступлением второй части программы устройство для контроля цифровых блоков производит с использованием блоков 4, 5 и 8 функциональный контроль блока 1. В случае неисправности блока 1 блок 4 выдает на блок 5 информацию о номере неисправного вывода. Если проверяемый блок функционирует правильно, то по команде Конец контроля номер адреса выхода из регистра 9 поступает в регистр 10, а величина нагрузки из регистра 11 - в регистр 12, вследствие чего регистр 12 задает код нагрузки на задатчик нагрузки 15, последний задает нагрузку через коммутатор 13 на соответствующий вывод блока 1, Коммутатором 13 управляет регистр 10 через дешифратор 14. После подключения нагрузки к блоку 1 блок 4 производит нулевую установку регистров 9 и 11. При повторном поступлении первой части программы контроля содреса выходов через блок 4 поступают в регистр 9, а величина нагрузки - в регистр 11. При равенстве состояний регистров 9 и 10 из блока 7 в блок 4 поступает сигнал, обеспечивающий хранение в регистре 9 следуюшего после совпаления номера адреса, а в регистре 11 величины нагрузки к нему до команды Конец контроля. На протяжении второй части программы компаратор 16 производит контроль верхнего и нижнего уровней подключенного выхода блока 1 относительно допусков, заданных блоком 6, в случае неисправности блока 1 по контролируемому выходу по сигналу с компаратора 16 блок 4 прекращает контроль и выдает на блок 5 информацию о неисправности. Если же уровни контролируемого выхода входят ч допуски, то по команде Конец контроля блок 4 переписывает состояние регистров 9 и 11 соответственно регистры 10 и 12. При повторном поступлении программы из блока 3 цикл повторяется до тех пор, пока не будут проконтролированы все выходы бло ка 1. После чего блок 4 контроль прекращает .

Таким образом,за счет введения блока памяти, второго и третьего регистров, дешифратора и последовательно включенных четвертого регистра, пятого регистра и задатчика нагрузок и записи параметров лишь в первой части программы, что позволяет производить лишь одну коммутацию каждого контролируемого вывода к задатчику нагрузки в течение всего времени контроля, обеспечивается повышение быстродействия, особенно при большом отношении времени коммутации вывода к времени подачи теста. формула изобретения

Устройство для контроля цифровых блоков, содержащее блок ввода, блок

управления, подключенный первым входом к выходу блока сравнения, первым выходом - к входу блока индикаиии, а вторым выходом - через первый регистр к выходам контролируемого цифрового блока, связанным через коммутатор с первым входом компаратора второй вход которого соединен с выходом блока задания эталонов, а выход - с вторым входом блока управления, отличающее ся тем, что

0 с целью повьохюния быстродействия в устройство введены блок памяти, второй регистр, третий регистр, дешк атор и последовательно включенные четвертый регистр, пятый рюгистр, задат5чик нагрузки, подключенный выходом к второму входу коммутатора, выход второго регистра подключен к первому входу блока сравнения и первому входу третьего регистра, выход которо0го связан со вторым входом блока сравнения и через дешифратор с третьим входом коммутатора, первые входы второго, четвертого регистров и вторые входы третьего и пятого регистров связаны с соответствующими выходами

5 блока управления, третий вход которого связан через блок памяти с выходом блока ввода.

Источники информации,

0 принятые во внимание при экспертизе

1.Авторское свидетельство СССР № 498619, кл. G Об F 11/00, 1978.

2.Авторское свидетельство СССР

5 № 378852, кл. G Об F 11/00, 1973 (прототип).