Аналого-цифровой преобразователь Советский патент 1981 года по МПК H03K13/17 

Изобретение относится к радиотехнике и предназначено для использования в спектрометрии ионизирующих излучений. Известен аналого-цифровой преобразователь, содержащий дискриминатор уровня, генератор эталона, устройство выборки хранения 11. Недостатком устройства является низкое быстродействие. Известен аналого-цифровой преобразователь, содержащий входное Устройство, соединенное с первым входом коммутатора, выход которого через последовательно соединенные сумматор и две ячейки памяти соединен со свои вторым входом, второ.й вход сумматора через r iepaTop эталонов и блок управления генератором эталонов соединен с выходом задающего генератора выход сумматора через дискриминатор уровня соединен с входом регистра сдвига, вьЬсод которого соединен с входом блока вывода кода, логические входы и выходы входного устройства, коммутатора, ячеек памяти,, дискриминатора уровня, регистр сдвига, бло ка вывода кода и задающего генератора соединены с блоком управления 121 Недостатком устройства является низкое быстродействие. Цель изобретения - повышение быстродействия . Указанная цель достигается тем, что в аналого-цифровой преобразователь, содержащий входное устройство, коммутатор, ячейку памяти, дискриминатор уровня, блок синхронизации, блок распределения импульсов, счетчик импульсов, арифметическое устройство, блок вывода кода, задающий генератор, блок управления, генератор эталонного тока, введены дополнительный дискриминатор уровня, интегратор, два блока эталонной длительности, разрядное устройство, два резистора, причем выход входного устройства через первый резистор соединен с входом интегратора, выходами разрядного устройства и генератора эталонного тока, вход которого через первый блок эталонной Длительности соединен с выходом блока синхронизации, выход интегратора соединен с входом разрядного устройства и входом дискриминатора уровня, выход коммутатора через второй резистор соединен с входом интегратора, управляющий вход коммуатора через второй блок эталонной лительности соединен с шестым выхоом блока управления, второй вход оторого через дополнительный дискриинатор уровня соединен с входом ходного устройства, а седьмой выход лока управления соединен с управляюим входом разрядного устройства.

На чертеже приведена структурная электрическая схема устройства.

Преобразователь содержит входное устройство 1, дискриминатор 2 уровня, интегратор 3, дискриминатор 4 уровня, блок 5 синхронизации, згщающий генератор 6, блок 7 эталонной длительности, генератор 8 эталонного тока, блок

9распределения импульсов, счетчик

10импульсов, ячейку 11 памяти, комутатор 12, блок 13 управления, блок 14 эталонной длительности, арифметическое устройство 15, блок 16 вывода кода, разрядное устройство 17, резисторы 18 и 19.

Устройство предназначено для преобразования в код площади импульса Сэаряда) и работает следующим образом.

В исходном состоянии входное устройство 1 закрыто, разрядное устройство 17 замкнуто, создавая на выходе интегратора 3 нулевой уровень, ячейка 11 открыта по входу, коммутатор 12 подает на вход интегратора 3 нулевой потенциал, счетчик 10 обнулен. Измеряемый сигнал Ux поступает на вход входного устройства 1 и на вход дискриминатора 2. Последний вырабатывает логический сигнал (по длительности равный или несколько больший длительности измеряемого сигнала Ц ), который запускает все устройство в целом. Входное устройство 1 открывается, закрывается разрядное устройство 17 и входной сигнал Ux поступает через входное устройство 1, интегратор 3 на вход дискриминатора 4. Логический сигнал с выхода дискриминатора 4 через блок 5 поступает синхронно с сигналом задающего генератора 6 через блок 7 на вход генератора В, эталоинце импульсы которого подаются на вАод интегратора 3. Генератор 8 вырабатьшает импульсы до тех пор, пока разность Ux-Uj. (где п число эталонных импульсов) на выходе интегратора 3 не будет меньше нули.- Полученные п импульсов компенсации через блок 9 записываются в секцию старших разрядов счетчика

10.Остаток Ux Jэт«- с выхода интегратора 3 записывается в ячейку

11,с выхода которой он подается на вход коммутатора 12. После окончания логического сигнала с выхода дискриминатора 2 блок 13 закрывает ячейку 11 и входное устройство 1 и. на

фиксированное время д t через ком1 утатор 12 и резистор 19 подключает

выход ячейки 11 ко входу интегратора 3. Время .Л1 задается вторым блоком 14. Величина At, коэффициенты передачи ячейки 11 и коммутатора 12 и согласующий резистор 19 выбираются такими, чтобы общий коэффициент пе редачи кодирующего кольца, (со входа ячейки памяти 11 до выхода интегратора 3) был равен , где m - число двойных разрядов, получаемых в одном цикле кодирования. С момента срабатывания коммутатора 12 начинается второй цикл кодирования, в котором все повторяется аналогичным образом, с той лишь разницей, что сигнал для измерения (остаток 4,1-UgT-Vx) i подается

5 с выхода коммутатора 12, а результат кодирования записывается в секцию более младших разрядов счетчика 10. После окончания всех циклов кодирования полученный код через арифметическое устройство 15, которое приводит код к нормальному виду, и блок 16 выводится из устройства. При этом блок 13 приводит всё устройство в исходное состояние.

Формула изобретения

Аналого-цифровой преобразователь, содержащий входное устройство, коммуQ татор, вход которого через ячейку памяти и дискриминатор уровня и блок синхронизации соединен со входом блока распределения импульсов, выходы которого через счетчик импульсов

с соединены с выходами арифметического устройства, выход которого соединен с входом блока вывода кода, выход задающего генератора соединен со вто{ядм входом блока синхронизации и первым входом блока- управления, пять i

0 выходов которого соединены соответственно с управляющими входами входного устройства ячейки памяти, блока распределения импульсов, арифметического устройства и блока вывода кода,

S геиератор эталонного тока отличающийся тем, что, с целью увеличения быстродействия, в преобразователь введены дополнительный дискриминатор уровня, интегратор,

0 два блока эталонной длительности, разрядное устройство, два резистора, причем выход входного устройства через первый резистор соединен с входом интегратора, выходами разрядf ного устройства и генератора эталонного тока; вход которого через первый блок эталонной длительности соединен с выходом блока синхронизации, выход интегратора соединен с входом разрядного устройства и

0 входом дискриминатора уровня, выход коммутатора через второй резистор соединен с входом интегратора, управляющий вход коммутатора через второй блок эталонной длительности соединен с шестым выходом блока

управления, второй вход которого через дополнительный дискриминатор уровня соединен с входом вход«ого: устройства, а седьмой выход блока управления соединен с управляющим входом разрядного устройства.

4

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР 489219, кл. Н 03 К 13/17, 1975, i.Kondiali, Stirtin 5 A.Troimau D,b..IEEE 5 Onans Nuck sei 969, NSHfc, мб,РЗ(прототщ ;