Запоминающее устройство Советский патент 1981 года по МПК G11C11/00 

Изобретение относится к вычислительной технике и продназначено для iиспользования в цифровых вычислительных машинах с повьциенными требованиями к информационной Нс1дежности. Известно запоминаняцее устройство, в котором разрядно-считывающие линии блока памяти, согласованные резисторами и подключенные через диодные ,цепочки к балластным резисторам, подключены к усилителям воспроизведения а числовой регистр соединен с усилителями воспроизведения с формирователями разрядных токов и блоком управле ниЯ. Блок управления соединен с формирователями адресных и разрядных токов, которые подключены к блоку памяти МВ этом устройстве при использовании ratchet записи не предусмотрена коррекция разрядного тока по последнему положительному импульсу адресного тока, так как в нем отсутствуют элементы и блоки, обеспечивающие увеличение разрядного тока при записи О. Наиболее близким к предлагаемому является запоминакЯцее устройство на . элементе микробиакс со считыванием без разрушения информации. Это устройство имеет как и больишнство устройств подобного рода , блок памяти, соеди11енный с усилителями воспроизведения, которые подключены к числовому регистоу, фор1 шрователи адрес{шх и разрядных токов, соединенные с блоком памяти и блоком управления, диодные и резисторные цепочки . Запись информации в данное эапоминакхдее устройство. (ЗУ) производится с помсяцью ratchet-записи-, . то есть пачкой адресных токов записи и перекрывающим по времени эту пачку импульсов положительным разрядным током при записи 1 и отрицательным - при записи О И. --I Г Ц Г -jD- - адресные то ки записи, .г ,. ,. Г Z 1 - разрядный ток 1 записи 1, р -разрядный ток - -. -и. -. -II А II записи Но данное запоминающее устройство не предусматривает симметричное пере1у1агничивание запоминающих ферритовых элементов при записи 1 и О, так как последний импульс адресного тока записи всегда при гаtchet -записи положительный, а разрядные токи запи си имеют разную полярность. Это приводит к тому, что амплитуда считанно го информационного сигнала 1 и О имеет различное амплитудное значение что в значительной мере снижает информгщионную надежность этого запоми нающего .устройства. , Цель, изобретения - повышение информационной надёжности ЗУ за счет в равнив.ания амплитуды считанных сигна Поставленная цель достигается тем что в запоминающее устройство введены два триггера, формирователь импульсов, счетчик, счетный вход котор го соединен с выходом блока управления, а выход - с единичным входом первого триггера, нулевой вход которого соединен с. нулевым входом счетчика, выходом блока управления и нулевым входом второго триггера, единичный вход которого соединен с выходом формирователя импульсов, дифференцирующая цепочка, вход которой подключен к выходу числового регистр а выход - к входу формирователя импульсов, два ключа, элемент И, входы которого соединены с выходами триггеров, а выход - с входами первого и второго ключей, соединенных с шинОй питания, дополнительные нагрузоч ные элементы, включенные между выходами ключей и входами усилителей . воспроизведения. На чертеже представлена схема запоминающего устройства. Запоминающее устройство содержит блок 1 памяти, соединенный с формирователями 2 гщресных токов, формирователями 3 разрядных токов и усилителями 4 воспроизведения. Входы усилителей 4 воспроизведения подключены к согласующим элементам на резисторах 5 и диодных цепочках 6 к . нагрузочным элементам на резисторах а выход - к первым входам числового регистра 8, выход которого соединен с формирователями 3 разрядных токов а второй вход подключен к выходу бло ка 9 управления, второй и третий выходы которого подключены к форкжрователям 2 адресных токов и к формирователям 3 разрядных токов. ЧетверTbtil выход блока 9 управления соединея со счетным входом счетчика 10, в . ход которого соединен с единичным входом триггера 11, а нулевой вход с нулевым входом триггера 12 и нулевыми входами счетчика 10 и пятым выходом блока 9 управления. ЕдкнячгаШ вход триггера 12 подключен к формирователю 13 импульсов, вход которого подсоединен к выходу дифференцирующего элемента 14, подключенного . выходу числового регистра 8. Выходы триггера 11 и триггера 12 подключены соответственно к первому и вто му входам элемента 15 И, выход котоого соединен с входами ключей 16, соединенных с дополнительными нагрузочными элементами на резисторах 17. ругие концы дополнительных нагрузочных, резисторов 17 соединены с входами усилителя 4 воспроизведения. В режиме записи блок 9 управления вырабатывает на первом выходе управляющий сигнал, по которому в соответствии с квром числа, находящимся в числовом регистре 8 подаются соответствующие потенциалы на выходы формирователя 3 токов. В это же время из блока 9 управления (по третьему выходу) подается сигнал на форлмрователь 3 разрядных токов, который и запускает его, а в блок 1 памяти, в разрядные шины, подаются положительные и отрицательные разрядные токи, соответствующие кодам (1 или О ) числа. Затем с некоторой задержкой по времени относительно вышеназванных управляющих сигналов на втором выходе блока 9 управления вырабатывается сигнал для запуска формирователей 2 адресных токов. По этому сигналу запускаются формирователи 2 адресных токов, вырабатывающие по соответствующему адресу заданное количество положительных и отрицательных импульсов тока, то есть импульсов ratchet записй. В этом режиме амплитуда разрядного тока при записи 1, то есть положительного разрядного тока, определяется нагрузочными резисторами 7, а диодные цепочки создают большое омическое сопротивление сигналу считывания за счет нелинейности вольтамперной характеристики диодов. Амплитуда разрядного тока при записи 1 остается постоянной, а форглирователи 2, адресных токов всегда вьадают последний импульс положительной 1алярности. При записи О для исключения йсимметрии считанных сигналов, то есть Jvift того, чтобы исключить уменьшение считанного сигнала О, должен возрасти разрядный ток записи при приходе последнего импульса в пачке адресных токов при га1сНе1 -записи. Поэтому при записи по каждому разряду происходит дифференцирование разрядного тока на дифференцирунядем элементе 14. Этот импульс поступает на формирователь 13 импульсов. Продифференцированный импульс по переднему фронту разрядного тока восстанавливает триггер 12 в единицу только при записи О. Блок 9 управления всегда при записи О и 1 подает на счетчик 10 текущее значение количества положительных импульсов и по последнему расчетному импульсу со счетчика 10 триггер 11 восстанавливается в единицу (перед циклом записи триггеры 11 и 12 всегда по сигналу с пятого выхода блока 9 управления восстанавливаются в нулевое положение). В этом случае с выхода элемента 15 И поступает управляющий потенцигш, который открывает ключи 16 и дополнительные нагрузочные резисторы 17 под кпючаются к шине питания и становятся подключенными параллельно к нагрузочным резисторам 7, что увеличивает разрядный ток в момент прихода последнего положительного гадресного тока ratchet -записи, то есть Л-JlUi адресные ток Г , записи, - разрядный то , записи 1, -разрядный то записи О. Такая запись О обеспечивает рав ные условия записи 1 и О, то ест одинаковые выходные считанные сигналы ,как информационной 1, так и О В режиме считывания дополнительны нагрузочные резисторы отключены и ра ботают только резисторы 5 как соглас юоще резисторы. Поэтому использование предлагаемо го Запоминающего устройства в цифровой вычислительной машине может удовлетворить повышенные требования к информационной надежности при использовании в ней запоминсиоцих устройств с ratchet -записью и повысить эффективность использования ЦВМ. Формула изобретения Запоминающее устройство, содержащее блок памяти, выход которого соед йен с входами усилителей воспроизведения, формирователи гщресных и разрядных токов, соединенные выходам с входами блока памяти, согласующио элементы, соединенные с вход-1ми усилителей воспроизведения, нагрузочные элементы, подключенные к выходам блока памяти, блок управления, числовой регистр, соединенный с выходами усилителей воспроизведения, с входами формирователей разрядных токов и с первым выходом блока управления, второй и третий выход которого подключен к формирователям адресных и разрядных токов, отличающееся тем, что, с целью повышения информационной надежности, в него введены два триггера, формирователь импульсов, счетчик, счетный вход которого соединен с четвертым выходом блока управления, а выход - с единичным входом первого триггера, нулевой вход которого соединен с нулевыми входами счетчика, пятым выходом блока управления и с нулевым входом второго триггера, единичный вход которого соединен с выходом формирователя импульсов, дифференцирующий элемент, вход которого подключен к выходу числового регистра, а выход - к входу формирователя импульсов, два ключа, элемент И, входы которого соединены с выходами триггеров, а выход - с входами первого и второго ключей, соединенных с шиной питания, дополнительные нагрузочные элементы, включенные между шлходами ключей и входами усилителей воспроизведения. Источники информации, принятые во внимание при экспертизе ( 1.ШИГИН А.Г. и Дерюгин А.А,Цифровые вычислительные машины. М., Энергия, 1975, с. 221. 2. Петерсен М. Бортовая память иа элементе микробиакс со считыванием без разрушения информации. МРП, СССР, перевод 2433, 1977.

Т Т Т Т Т Т I t I I II