Программируемое постоянное за-пОМиНАющЕЕ уСТРОйСТВО Советский патент 1981 года по МПК G11C17/00 

(54) ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ

УСТРСМСТВО

1

Изобретение относится к вычислигельной технике иможет быть использовано при построении систем памяти ЭВМ.

Известны программируемые постоянны запоминающие устройства на МДП-транзисторах с изменяемым порогом включения из и 2. .

Основным их недостатком является невозмс кность избирательного стирания информации, в связи с чем при частично перепрограммировании возникает необходимость в буферном запоминающем уст ройстве.

Известно запоминающее устройство, содержащее дешифраторы строк и столбцов и матричный накопитель, каждый запоминающий элемент которого со. держит. МДП-транзистор с изменяемым порогом включения, затворы которых по стрсжам соединены с числовой шиной, подключенной к одному из вькодов дешифратора строк, а истоки и стоки их соединены с истоковыми и стоковыми разрядными шинами, соединенными с соот ветствующими выходами дешифратора столбцов 3.

Недостатком этой конструкции является невозможность стирания информации в одном запоминающем элементе, так как затвсфы транзисторов объединены и поэтому необходимо запоминать содержимое слова во внешнем регистре.

Наиболее близким техническим решением к предлагаемому является прог-

0 раммируемое постоянное запоминающее устройство, содержащее деши4раторы строк и столбцов, выходы которых подключены к словарным, первым и вторым разрядным шинам, соединенным соответственно

5 с затворами, стоками и истоками запоминающих МДП-транзисторов с изменяемым порогом включения, подложки которьк подключены к шине общего стирания, нагрузочные транзисторы, затворы и истоки которых подключены к шине питания, стоки - к первым разрядным шинам, а подложки - к шине нулевого потенциала, первые и вторые коммутирующие транзио- торы, истоки и подложки которых подключены к шине нулевого потенциала, затвфы - к соответствующим шинам перезаписи, стоки вторых коммутирующих транзисторов подключены ко вторым разрядным шинам 14. Недостатком этого запоминающего устройства также является неаозмож- . ность избирательного стирания и регенерации инфqJмaции непосредственно внутри устройства. Цель изобретения - расширение области применения программируемого посто янного запоминающего устройства за счет избирательного сгярания и регенерации информации. Поставленная цель достигается тем, что в устрсЛство введена шина избирательного стирания и управляющие МДПтранзисторы с изменяемым порогом вклю чения, стоки которых соединены с первыми разрядными шинами, истоки - со стоками первых коммутирующих транзисторо затворы - с шиной избирательного стирания, а подложки- с шиной общего стирания. На чертеже приведена электрическая схема запоминающего устройства. Устройство содержит дешифратор 1 строк и дешифратор 2 столбцов, матричный накопитель 3 с запоминающими МДП транзисторами 4 с изменяемым Порогом включения, словарные 5, первые 6 и вто рые 7 разрядные шины, нагрузочные тран зисторы 8, управляющие транзисторы 9 с изменяемым порогом включения, первые Ю и вторые 11 коммутирующие транзистс ы, шину 12 питания и шину 13 нулевого потенциала, шину 14 избирательного стирания, шины 15 и 16 перезаписи, шину 17 общего стирания, В такой конструкции имеется возможность производить запись из запоминающих транзисторов 4 в угфавляющие транзисторы9, при которой происходит инверсия информации, а именно: запись логического нуля в управляющий транзисто 9 происходит лнщь при единичном состоя «ии запоминающего транзистора, а логический нуль в управляющем транзисторе 9 преобразуется в Логическую единиц в запоминающем транзисторе 4. Стирание информации в выбранном сл ве или во всех управл5пощих транзисторах 9 происходит при подаче высокого уровня на шину 17 и низкого уровня на выбранную словарную шину 5 или на шину 14 избирательного стирания, а на ос тальные шины 5 подается высокий уровень, что переводит выбранные транзисторы 4 или 9 в открытое состояние (логическая единица). Запись информации в транзисторы 4 или 9 производится при подаче высокого уровня на выбранную словарную шину 5 или шину 14 и низкого уровня на первую разрядную шину 6, в результате чего, высокое напряжение оказьтаетс5Г приложенным к затверному диэлектрику только одного транзистора 4 или 9 и переводит его в закрытое состояние (логический нуль). Для этого высокое нап эяжение подается на шину 12 питания и через нагрузочные транзисторы 8 попадает на первые разрядные шины 6, а на втсрые разрядные шины 7, через коммутирующий транзистор 11, подается низкий уровень. Избирательное стирание информации осуществляется в несколько этапов. Сначала стирается информация во всех управляющих транзистс ах 9, затем информация из выбранного слова переносится в управляющие транзисторы подачей высокого уровня на шину 14 и 12 и отпирающего напряжения на шину 16. После этого производится дозапись логических нулей в соответствующие управляющие транзисторы 9 указанным выше способом, стирание информации в выбранном слове и перенос информации из управляющих транзисторов в это выбранное слово (транзисторы 4) подачей высокого уровня на шину 12 и шину 5 и отпирающего напряжения на шину 15. Такой перенос также происходит с инверсией информации. Считывание осуществляется по величине тока между первой и второй разрядными шинами 6 и 7 обычным способом. Кроме того, в такси конструкции можно вводить информацию через управляющие транзисторы 9 в инверсном коде с последующим переносом ее в слово накопителя 3, что уменьшает напряжение, необходимое на шине 12 питания, так юк в этом случае время воздействия на запоминающий тpaнзиcтqэ 4, в котфый не производится запись логического нуля, уменьшается по сравнению с поочередной записью логических нулей в запоминающие транзисторы 4 выбранного слова. Формула изобретения Программируемое постоянное запоминающее устройство, содержащее дешифраторы строк и столбцов, выходы которых подключены к словарным, первым и вторым разрядным шинам, соединенным соответственно с затворами, стоками в истсжами запоминающих МДП-транэисторов 5 с изменяемым nopcwoMx включения, подложки которых подключены к шине общего стирания, нагрузочные транзисторы, затворы и истоки которых подключены к шине питания, стоки - к первым разряд- 10 ным шинам, а подложки - к шине нулевого потенциала, первые и вторые коммутирующие транзисторы, истсжи и подложки которых подключены к шине нулевого потенциала, затворы - к соответст- 1$ вующим шинам перезаписи, стоки вторых коммутирующих транзисторов подключены ко вторым разрядным шинам, отличающееся тем, что, с целью расширения области применения устройства за 20 счет избирательного стирания и регенерации информации, в него введены шина избирательного стирания и управляющие МДП-транзисторы с изменяемым порогом включения, стсжи которых соединены с первыми ра яднымй шинами, истока - со стоками первых коммутирующих транз1к торов, затворы - с шиной избирательного стирания, а подложки- с шиной общего стирания.

Источники информации, принятые во внимание при экспертизе

№ 458036, кл. Q 11 С 11/40, 1973.

4.Прангишвили И. В. и пр. Элементы ЗУ на МДП структурах, М., 1978, с.168169 (прототип).