Устройство микропрограммногоупРАВлЕНия Советский патент 1981 года по МПК G06F9/22 

Кроме того, блок переключения страниц содержит группу «-разрядных сдвиговых регистров и группу элементов И, причем выходы сдвиговых регистров группы соединены с адресным выходом блока и с первыми входами элементов И группы, вторые входы которых соединены с управляющими входами сдвиговых регистров группы и с управляющим входом блока, выходы элементов И группы соединены через магистраль с информационными входами блока и сдвиговых регистров группы. Изобретение позволяет также сократить оЬъем 113У и увеличить быстродействие за счет сокращения формата микрокоманд до двух байтов. ria чертеже приведена структурная схема данного устройства. Код вынолняемой микрокоманды выбирается из ПЗУ 1, адресные шины которого подключены к выходам старших разрядов сдвиговых регистров 2-b блока 7 переключения страниц и счетчика 8 адреса. Код микрокоманды поступает из ПЗУ 1 через блок элементов И 9и магистраль 10 в регистр И микрокоманд, где хранится в течение всего времени выполнения микрокоманды. Выходы регистра 11 микрокоманд связаны с блоком 12 формирования микроопераций, преобразующим код микрокоманды в последовательность сигналов управления всеми узлами устройства. Микрокоманды передачи управления с запоминанием адреса возврата занимают в ПЗУ 1 два байта: первый байт содержит код типа микрокоманды (старшие 3 разряда) и номер страницы (5 младших разрядов), в которую передается управление; второй байт содержит адрес ячейки внутри страницы. Выполнение микрокоманды начинается с выборки из ПЗУ 1 первого байта и записи его в регистр И микрокоманд. Блок 12 формирования микроопераций расшифровывает тин микрокоманды, и в следующем такте осуществляется передача номера страницы из регистра И микрокоманд через блок элементов П 13 и магистраль 10 в младшие разряды сдвиговых регистров 2-6 блока 7. При этом состояние старших разрядов не изменяется. Затем адрес возврата из счетчика 8 адреса через блок элементов П 14 и магистраль 10передается в фиксированную ячейку ОЗУ (на чертеже не показано). После этого из ПЗУ 1 выбирается второй байт микрокоманды и через блок элементов И 9 и магистраль 13 заносится в счетчик 8 адреса. В следующий момент осуществляется переключение страниц, для чего код страницы, в которую необходимо передать управление, сдвигается из младших разрядов сдвиговых регистров 2-6 в старшие и одновременно с этим содержимое старших разрядов через группу элементов И 15 поступает в младщие, где хранится в качестве кода страницы возврата. При вынолнении микрокоманды возврата (один байт) после выборки кода микрокоманды из ПЗУ 1 и расшифровки его в блоке 12 осуществляется выборка адреса возврата из ОЗУ, не показанного на чертеже, и занесение его в счетчик 8 адреса. Затем осуществляется переключение страниц путем сдвига ипформации из младших разрядов сдвиговых регистров 2-6 в старшие. В результате этого на адресные шины ПЗУ 1 поступает код страницы возврата из блока 7 и адрес возврата из счетчика 8 адреса. Паличие магистрали не является существенным признаком данного устройства, так как оно может быть успешпо реализовапо и при отсутствии магистрали. Таким образом, данное устройство микропрограммного управления обеспечивает сокращение оборудования за счет отсутствия грунн элементов И н счетного триггера, а также за счет отсутствия нриемного регистра ПЗУ. Кроме того, за счет сокращения формата микрокоманд нередачи управления с запоминанием адреса возврата с трех до двух байтов значительно сокращается объем ПЗУ (нрнблизительно на 10%) н новышается быстродействие. Последнее обеспечивается за счет связн младших разрядов регистра микрокоманд с входами блока переключения страниц (с входами сдвиговых регистров). Формула изобретения 1. Устройство микропрограммного управления, содержащее регистр микрокоманд, выход которого соединен с входом блока формирования микроонераций, выход которого соединен с управляющими входами регистра микрокоманд, счетчика адреса блока, постоянной памяти и блока переключения страниц, адресный выход которого соединен с первым адресным входом блока постоянной памяти, второй адресный вход которого соединен с выходом счетчика адреса, отличающееся тем, что, с целью сокращения оборудования, оно содержит три блока элементов И, причем выход регистра микрокоманд соединен с первым входом первого блока элементов И, выход которого через магистраль соединен с информационным входом блока переключения страниц, информационный вход регистра микрокоманд соединен через магистраль с выходом второго блока элементов И и с информационным входом счетчика адреса, первый вход второго блока элементов И соединен с выходом блока постоянной памяти, выход счетчика адреса соединен с первым входом третьего блока элементов И, выход которого соединен через магистраль с выходом устройства, вторые входы

первого, второго и третьего блоков элементов И соединены с выходом блока формирования микроопераций.

2. Устройство по п. 1, отличающееся тем, что блок переключения страниц содержит группу «-разрядных сдвиговых регистров и группу элементов И, причем выходы сдвиговых регистров группы соединены с адресным выходом блока и с первыми входами элементов И группы, вторые входы которых соединены с управляющими входами сдвиговых регистров группы и с управляющим входом блока, выходы элементов И группы соединены через магистраль с информационными входами блока и сдвиговых регистров группы.

Источники информации, принятые во внимание при экспертизе

1.Патент США № 3546677, кл. 340-172.5, опублик. 1976 г.

2.Авторское свидетельство СССР

F 15/02, 1974 (прото№ 486581, кл. G 06 тип).