Устройство для сопряжения каналовВВОдА-ВыВОдА C уСТРОйСТВОМ упРАВлЕНияОпЕРАТиВНОй пАМяТью МНОгОпРОцЕССОР-НОй ВычиСлиТЕльНОй МАшиНы Советский патент 1981 года по МПК G06F3/04 

тивной памяти и имеет большое быстродействие 2 .

Недостатком этого устройства является низкая пропускная способность так как оно не устраняет конфликты по выходным информационным шинам, и большие затраты оборудования.

Цель изобретения - повьлшение пропускной способности путем ликвидации конфликтов по выходным информационным шинам, обеспечение возможности считывания и записи информации в сверхоперативную буферную Память, более полного использования расслоения оперативной памяти, кроме того, уменьшение аппаратурных затрат на его реализацию без сокращения его функциональных возможностей,

Поставленная цель достигается тем., что в устройство, содержащее блок приоритета, выход которого является выходом приоритета устройства, информационные входы - выходами запросов устройства, а управляющий вход - управлякяцим входом устройства, блок управления, вход приоритета буфернойпамяти которого подключен к управляющему входу устройства, вход приоритета оперативной памяти является входом приоритета оперативной памяти устройства, селектор адреса памяти, выход которого подключен к адресному входу блока памяти, информационный вход которого соединен с информационным выходом регистра входной информации, а выход - со входом регистра считанной информации выход которого является информационным выходом устройства, введены .селектор маркеров, группа элементов И, селектор запросной информации, коммутатор данных, селектор данных,блок формирования запросов, форг мрователь адреса записи, формирователь адреса чтения, коммутатор сопровождающей информации, селектор управляющих слов, блок регистров управляющих слов и селектор входной информации, причем информационные входы селектора входной информации являются соответствующими информационными входами устройства, управляющий вход соединен с выходом приоритета блока приоритета, а выход - со входсм регистра входной информации, управляющий Ш:1ход которого подключен ко входу кода операции формирователя адреса записи, к первому адресному входу селектора запросной информагу и и к информационному входу блока регистров управляющих слов, выход номера канала которого соединен со входом номера канала блока формирования за просев и со входом номера канала коммутатора сопровождающей информации, выход адреса блока регистров управляющих слов соединен с адресным .входом блока формирования запросов, а группа выходов управляющих слов с соответствующими информационными входами селектора управлягадах. слов, выходы маркеров которого подключены к соответствующим входам селектора маркеров и злементов И группы, выход кода операции селектора управляющих слов подключен ко входу кода операции формирователя адреса чтения, а адресный выход - ко второму адресному входу селектора запросной информации , выход которого является выходом обращения в буферную память устройству, а управляющи.й вход соединен с выходом приоритета блока приоритета, со входом приоритета блока формирования запроса, с управляющим входом формирователя адреса записи и со входом приоритета канала блока управления, выход номера зоны которого подключён ко входу номера зоны блока памяти и к управлявощёму входу блока регистров управляющих слов, выход занятости - ко второму управляющему входу блока приоритета, выход наличия данных.- ко входу наличия данных блока формирования запросов, выход ожидания обслуживания - к управляющему входу блока формирования запросов, а выход запросов обслуживания - к управляклдему входу коммутатора сопровождающей информации и ко входу коммутатора данных, выход которого соединен с первым входом селектора данных, второй и третий входы которого являются информационными входами устройства, а выход - информационным выходом устройства, выход формирователя адреса записи подключен ко входу записи селектора адреса памяти,вход чтения которого соединен со входом адреса селектора маркеров и с выходом формирователя адреса чтения, управляющий вход которого подключен ко ВХОДУ приоритета оперативной памяти устройства, выходы запросов оперативной памяти и выход запросов буферной памяти блока формирования запросов являются соответственно выходом запросов оперативной памяти и выходом запросов буферной памяти устройства, выход кода операции селектора управляющих слов, адресный выход селектора управляющих слов, выходы элементов И группы и селектора марюеров являются соответствующими выходами обращения в оперативную память устройства, выход коммутатора сопровождающей информации является управляющим выходом устройства, а также тем, что блок управления содержит триггер записи, вход которого соединен с выхсдом первого элемента И, а выход со входами триггеров приема запроса и признака занятости, выходом подключенного к первым входам второго и третьего элементов И и через первый элемент НЕ к первому входу первого элемента И, второй вход которого является входом приоритета канала блока, выход и второй вход третьего эле.мента И соединены соответственно с выходом наличия данных блока и через второй элемент НЕ с выходом триггеру наличия данных в буферной памяти, вход которого подключен ко входу приоритета буферной памяти блока и первым входам первого и второго элементов ИЛИ, вторые входы которых соединены с входом приоритета оперативной памяти блока, а выходы - соответственно со входами триггеров признака обслуживания и признака выдачи сопровождения информации, выходы которых подключены соответственно через третий и четвертый элементы НЕ ко входам четвертого элемента И, выход которого является выходом ожидания обслуживания блока, выход триггера приема запроса и входы второго и третьего элементов НЕ подключены к соответствующим входам третьего и четвертого элементов ИЛИ,выход которого через пятый элемент НЕ соединен с первым входом пятого элемента ИЛИ, выходом соединенного с выходом занятости блока, а Bxo/..OJvi - через шестой элемент НЕ С выходом второго элемента и, вход четвертого элемента НЕ является выходом запросов обслуживания блока, и тем, что блок формирования запросов содержит триггер запроса буферной памяти, выход которого является выходом запроса буферной памяти блока, а вход подключен к выходу первого элемента ИЛИ, входы которого подсоединены соответственно ко входу приоритета блока и выходу первого элемента И, первым входом соединенного с выходом второго элемента ИЛИ, а вторым входом - через элемент НЕ с выходом третьего элемента ИЛИ, регистры адреса и номера приоритета, информационные входы которых являются соответственно адресным входом и входом номера приоритета блока, управлякЕдие входы соединены с выходом триггера запроса оперативной памяти, а выходы являются соответствующими шинами выхода запроса оперативной памяти блока, вход триггера запроса оперативной памяти подключен к выходу второго элемента И, входы которого соединены соответственно с управляющим входом блока и входом наличия данных блока и соответствующими входами третьего элемента И и элементов И группы,, выходы которых подключены к соответствующим входам второго элемента ИЛИ.

На фиг. 1 представлена блок-схема устройства; на фиг, 2 - схема приема конкретной реализации блока управления; на фиг. 3 - пример блок-схемы блока формирования запросов; на фиг, 4 - пример блок-схемы селекторов.

Устройство для сопряжения (фиг.1) содержит блок 1 приоритета, блок 2 управления, селектор 3 входной информации, регистр 4 входной информации.

блок 5 памяти записываемых данных, регистр 6 считанной информации, фор иирователь 7 адреса чтения, формирователь ь адреса записи, коммутатор Э сопровождающей информации, Злок 10 регистров управляющих слов, селз; -тор 11 адреса памяти, блок 12 формирования запросов, селектор 13 управляющих слов, коммутатора 14 данных, сэлектор 15 запросной информации, элементы И 16 группы, селектор 17 марке0ров, селектор 18 данных, входы 19 запросов устройства, информационные входы 20 устройства, управляющий вход 21 устройства, вход 22 приоритет. оперативной памяти (ОП) ЭВМ устройства, информационные входы 23 и 24 (данных)

5 устройства, выход 25 наличия данных, информационный выход 26, выход -27 обращения в буферную память устройства управления памятью, выход 28 запросов оперативной памяти ЭВМ, выход 29 зап0росов (сверхоперативной) буферной памяти (СБП) ЭВМ, управляющий выход 30, выходы 31-34 обращения в ОП ЭВМ, . информационный выход 35 (данных)устройства, вход 36 приоритета, выход 37

5 запросов обслуживания блока 2 управления, выход 38 номера зоны, выход 39 занятости, выход 40 ожидания обслуживания, выход 41 приоритета.

0

Блок 2 управления предназначен для обслуживания одного запроса от канала ввода-вывода и содержит триггер 42 записи, элементы ИЛИ 43 и 44, триггер 45 приема запроса, триггер 46 призна5ка занятости, триггер 47 признака наличия данных в сверхоперативной буферной памяти ЭВМ, триггер 48 признака обслуживания запроса, триггер 49 признака выдачи сопровождакхцей информации, элементы НЕ 50, третий элемент

0 И 51, шифратор 52, второй и четвертый элементы И 53 и 54, третий, четвертый и пятый элемент ИЛИ 55 и 56, входы 57-59 соединены соответственно с выходами триггеров 45-47 аналогичных схем.

5

Блок 12 формирования запросов (фиг. 3) содержит элементы И 60 группы, элементы ИЛИ 61, элемент НЕ 62, регистры 63 адреса и номера приоритета, триггеры 64 и 65 запросов ОП и

0 СБП соответственно, причем входы 66 элементов И соединены с выходами соответствукадих элементов И 60 д ругих групп.

5

Селекторы 3, 11, 13, 17 и 18(фиг. 4) содержат элемент НЕ 67, элемент И 68, элемент ИЛИ 69.

Устройство работает следующим образом.

Данное устройство обеспечивает вы0полнение следующих видов операций при обращении каналов ,ввода-вывода в оперативную память:

чтение блока информащии (четыре 5 слова, каждое из которых содержит 64

азряда и 8 контрольных pf Урядов по етности для каждого байта);

чтение слова;

э.пись блока информации;

запись слова;

запись неполного (в соответатвии с маркерами записи) блокаинформации; запись неполного слова. Три вида операций ..(чтение блока, запись блока, запись неполного блока) не выполняются известным устройством. Введение этих операций позволяет максимально использовать расслоение оперативной памяти.

Выполнение любой из названных операций начинается с обработки запросов и приема информации от каналов. ввода-вывода. Принимаемая информация состоит из управляющего слова и данных (для операции записи).

Из каналов ввода-вывода на входы 19 запросов устройства поступают запросы. Запрос состоит из сигнала сопровождения, номера приоритета обращения канала в память и признака срочности, сигнализирующего об угрозе переполнения внутренней буферной памяти канала. При наличии хотя бы одного запроса и разрешения, поступающего по второму управляющему входу, блок 1 устанавливает предварительный приоритет одному из каналов. Этот предварительный приоритет управляет приемом управляющего слова через входы 20, селектор 3 входной информации на 72-х разрядный (разряды 0/63 и 8 контрольных разрядов по четности) регистр 4 входной информации. Управляющее слово содержит код операции (0/3 разряды), код защиты памяти (4/7 разряды) , адрес обращение в оперативную память (8/31 разряды) и маркеры записи (32/63 разряды). Одновременно с Приемом управляющего слова блок 12 вырабатывает и направляет по выходу 29 запрос в блок приоритета сверхоперативной буферной памяти. Реакция на этот запрос поступает по входу 21. В случае, если запросу не присвоен приоритет, канал ввода-вывода инфоркируется об этом по выходу 41, что побуждает его повторять свой запрос. Если приоритет присвоен, то, получив об этом сигнал по выходу 41, канал ввода-вывода должен перейти (для операции записи в оперативную память) к передаче данных, а для операции чтения процедура 11рие ма заканчивается. Блок памяти 5 разделен условно на зоны (емкость зоны - 32 байт а, т. е. блок информации). Каждой зоне соответствует один из резтастров блока 10 регистров управляющих слов. Количество зон блока 5 и соответственно регистров в блоке 10 практически не зависит от количества подключенных каналов ввода-вывода (например, четы рех зон достаточно при изменении количества подключенных каналов от 4

до 32),-так как прием вопросов занимает один машинный такт, что значи.тельно короче, чем цикл оперативной

памяти.

Каждому из регистров блока 10 соответствует группа триггеров 42, 45-49 (фиг. 2) управляющих признаков. По сигналу о присвоении приоритета, поступагацему по входу 36, если триггер 46 установлен в О (соответствующий регистр блока 10 свободен) устанавливается в единицу триггер 42. Если в блоке 10 несколько регистров свободны, то разрешение приема управляющего слова (установка в 1 триггера 46) формируется для регистра с меньшим номером. Состояние триггера 42 переписывается на триггеры 45 и 46. Причем, триггер 42 в состояние 1 находится один такт, обозначая начало приема запроса от кангша ввода-вывода, триггер 45 находится в состоянии 1 до окончания записи данных в блок 5, триггер 46 находится в состоянии 1 до окончания обслуживания запроса.

После установления приоритета адрее запрошенной каналом ввода-вывода информации вместе с кодом операции и кодом защиты памяти из регистра 4 через селектор 15 передается в блок кодов защиты памяти и матрицу адресов сверхоперативной буферной памяти.

По входу 21 в блок 2 поступают сведения о наличии данных в сверхоперативной буферной памяти. Если данные имеются, то триггер 47 устанавливается в единицу. Состояния всех триггеров 45 блока 2 шифруются шифратором 52, выходы которого адресуют зону блока 5 и регистр блока 10 для приема управляющего слова из регистра 4. Для операции чтения запись в блок 5 памяти не производится, а прием запроса на обслуживание оканчивается переписью управляющего слова из регистра 4 на выбранный регистр блока 10. При операции записи канал ввода-вывода по входам 20 (тем же, что были использованы для Передачиуправляющего слова) передает одно слово данных (для операции записи слова) и четыре слова последовательно (для операции записи блока). Эти данные через селектор 3 и регистр 4 поступают на вход блока 5. Адрес записи этих данных внутри выбранной зоны блока 5 вырабатывается формирователем 8 и через селектор 11 поступает в блок 5 памяти.

Для операции записи после переписи управляющего слова из регистра 4 на выбраншай регистр блока 10 прием запроса на обслуживание заканчивается записью данных в блок 5.

Если гфинят запрос на чтение блока информации и известно, что эта информация отсутствует в СБП, то по сигналам, поступающим от блоков 10, , 2, 1, блок 12 вырабатывает и направ ляет запрос в блок приоритета опер WiBHOfl памяти по выходу 28 от каукдо го из регистров блока 10. При получ нии сигнала присвоении приоритета запросу какого-либо регистра в блоке 2 устанавливается в соответст вующий триггер 48 и адрес и код one рации из блока 10 через селектор 13 по выходам 33 и 32 соответственно передается в адаптер памяти. Через время, определяемое циклом оператив ной памяти, .из адаптера памяти поступают данные последовательно по 8 байт и сопровождающая их информация Сопровождающая информация принимается в блок 2, который управляет передачей кангшу ввода-вывода сопро вождающей информации через коммутатор 9 и данных через селектор 18. Селектор 18 управляет коммутатором 14.. Обслуживание запроса кангша ввода-вывода на чтение слова ,(8 байт) отличается от описанной процедуры только количеством слов, пердаваекы каналу. Если принят запрос на запись бло ка или слова информации и известно, что эта информация отсутствует в СБ то по сигналам, поступанвдим от блоков 10, 2, 1, блок 12 вырабатывает и направляет запрос в блок та оперативной памяти по выходу 28 от каждого из регистров блока 10. При получении сигнала о присвоении приоритета в блоке 2 устанавливается в 1, соответствующий триггер 48 адрес и код операции из блока 10 через селектор 13 по выходам 33 и 3 соответственно передается в адаптер памяти, а в блоке 7 формируется в соответствии с кодом операции адрес чтения записываемых в оперативную память данных. При этом зона блока 5 задается установленным в 1 триггером 48. Считанные из блока 5 памяти данные записываются на регистр б и последовательно по 8 байт передаются в адаптер памяти, причем при записи слова передается одно слово. После этого устанавливается в 1 триггер 49 блока 2. В ближайший машинный такт, в котором нет передачи считанных из памяти данных и сопровохздающей их информации, т.е. шина выход 30 свободна, сведения об окончании обслуживания запроса передаются Каналу ввода-вывода. При записи неполного блока или слова инфЬрмации маркеры записи из блока 10 через селектор 13 поступают на входы элементов И 16, с выходов которых признак неполной записи передается по, шине(выходу) 31 в адаптер памяти. Маркеры записи передаются в адаптер памяти через селектор 17 по выходу 34. Если адресуемые каналом ввода-вывода данные находятся в СБП, то во время приема запроса в блоке 2 устанавливается в 1 триггер 47. Блок 2 JIO выходу 39 запрещает блоку 1 при-7 сваивать приоритеты слёдукядим запросам каналов ввода-вывода до тех пор, пока запрос, данные для которого находятся в СБП, не будет обслужен. Описангале дисциплины обслуживания запросов, данные для которых находятся в СБП, и дисциплина передачи каналам информации об окончании обслуживания запросов на запись позволили ликвидировать конфликты по выходным шинам устройства. Таким образ 7М, устройство позволяет повысить пропускную способность за счет ликвидации конфликтов по выходным информационным шинам, обеспечения возможности считывания изаписи информации в сверхоперативную буферную память, максимального использования расслоения оперативной памяти. Кроме того, реализация данного изобретения по сравнению с известным позволяет сократить оборудование устройства в два раза при тех же функциональных возможностях. Сокращение оборудования достигнуто, в основном, за счет уменьшения емкости блока памяти, которая не зависит от количества подключенных каналов ввода-вывода, и исключения из состава устройства; блока памяти для считанных из оперативной памяти данных. Формула изобретения 1. Устройство для сопряжения каналов ввода-вывода с устройством управления оперативной памятью многопроцессорной вычислительной мгцпины, содержащее блок приоритета, выход которого является выходом приоритета устройства, информационные входы входами запросов устройства, а управлягаций вход, - управляющим входом устройства, блок управления, вход приоритета буферной памяти которого подключен к управляющему входу устройства, вход приоритета оперативной памяти является входом приоритета оперативной памяти устройства,,селектор адреса памяти, выход которого . подключен к адресному входу блока памяти, информационный вход которого соединен с информационным выхоом регистра входной информации, а выход - со входом регистра считанной информации, выз4од которого являтся информационным выходом устройтва, отличающееся тем, то, с целью повышения пропускной пособности, в него введены селекор маркеров, группа элементов И, електор запросной информации, коммута1-ор данных, селектор данных, блок формирования запросов,-формирователь адреса записи, формирователь адреса чтения, кo лмyтaтop сопровождающей информации, селектор управля-ющИх слов, блок регистрор управляю щих слов и селектор входной информации, причем информационшле вхсэды селектора входной информации являют-ся соответствующими информационными входами устройства,, управляющий вход соединен с выходом приоритета блока приоритет,а, а выход - со входом регистра входной,информации, управляющий выход которого подключен ко входу кода операции формирователя адреса записи, к первому адресному входу селектора запросной информации и к информационному входу блока регистро управлягацих слов, выход номера канала которого соединен со входом HOMepa канала блока формирования запросов и со входом номера канала коммутатора сопровождающей информации, выход адреса блока регистров управлягацих слов соединен с .адресным входом блока формирования запросов, а группа выходов управляющих слов - с соответствукщими информационными входами селектора управляющих слов, выходы маркеров которого подключены к соответствующим входам селектора маркеров и элементов И группы, выход кода операции селектора управляющих слов подключен ко входу кода операции формирователя адреса чтения, а адресный выход - ко второму адресному входу селектора запросной информации, выход которого является выходом обращения в буферную память устройства, а управляющий вход соединен с выходом приоритета блока приоритета, со входом приоритета блока формирования запроса, с управляющим входом формирователя адреса записи и со входом приоритета канала блока управления, выход номера зоны которого подключен ко входу номера зоны блока памяти и к управляквдему входу блока регистров управляющих слов, выход занятости - ко второму управлянхцему входу блока приоритета, выход наличия данных - ко входу наличия данных блока формирования запросов, выход ожидания обслуживания - к управляющему входу блока формирования запросов, выход запросов обслуживания - к управляющему входу коммутатора сопровождающей информации.и ко входу коммутатора данных, выход ко торого соединен с первым входом селектора данных, второй и третий входы которого являются информационными входами устройства, а выход - информационным выходом устройства, выход форг ирователя адреса записи подч ключен ко входу записи селектора адреса памяти, вход чтения которого соединен со входом адреса селектора

маркеров и с выходом формирователя адреса чтения, управляюсдий вход которого подключен ко входу приоритета оперативной памяти устройства, выходы запросов оперативной памяти и выход запросов буферной памяти блока формирования запросов являютсй соответственно выходом запросов оперативной памяти и выходом запросов буферной памяти устройства, выход кода операции селектора управляющих слов, адресный выход селектора управ ляющих слов, выходы элементов И группы и селектора маркеров являются соответствующими выходами обращения в . оперативную память устройства, выход коммутатора: сопровозедающей информации является управляющим выходом устройства.

2. Устройство по п. 1 отличающееся тем, что блок управления содержит триггер записи, вход которого соединен с . выходом первого элемента И, а выход - со входами триггеров приема запроса и признака занятости, выходом подключенного к первым входам второго и третьего злементов И и через первый элемент НЕ к первому входу первого элемента И, второй вход которого является входом приоритета канала блока, выход и второй вход третьего злемента И соединены соответственно с выходом наличия данных блока и через второй элемент НЕ с выходом триггера наличия данных в буферной памяти, вход которого подключен ко входу приоритета буферной памяти блока и первым входам первого и второго элементов ИЛИ, вторые входы которых соединены со входом-приоритета оперативной памяти блока, а выходы - соответственно со входами триггеров признака обслуживания и признака выдачи сопровождения информации, выходы которых подключены соответственно через третий и четвертый элементы НЕ ко входам четвертого элемента И, выход которого является выходом ожидания обслуживания блока, выход триггера приема запроса и входы второго и третьего элементов НЕ подключены к соответствующим входам третьего и четвертого элементов ИЛИ, выход которого через пятый элемент НЕ соединен с первым входом пятого элемента ИЛИ, выходом соединенного с выходом занятости блока, а входомчерез щестой элемент НЕ с выходом второго элемента И, вход четвертого элемента НЕ является выходом запросов обслуживания блока.

3. Устройство по п. 1, отличающееся тем,, что блок формирования запросов содержит триггер запроса буферной памяти, выход которого является выходом запроса буфер:ной памяти блока, а вход подключен к выходу первого элемента ИЛИ, входы которого подсоединены соответственно

ко входам приоритета блока и выходу первого элемента И, первым входом соединенного с выходом второго элемента ИЛИ, а вторым входом - через элемент НЕ с выходом третьего элемента ИЛИ, регистры адреса и номера приоритета, информационные входы которых являются соответственно адресным входом и входом номера приоритет-а блока, управляющие входы соединены с выходом триггера запроса оперативной , а выходы являются соответствующими шинами выхода запроса оперативной памяти блока, вход триггера запроса оперативной

памяти подключен к ыыходу второго элемента И, входы котого соединены соответственно с упранляквдим входом блока и входом нгшичия данных блока и соответствующими входами третьего элемента И и элементов И группы, выходы крторых подключены к соответствующим входам второго элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1.Патент США 3699530, кл. 340-172.5, опублик; 1972.

2.Процессор ЕС-2060. Техническое описание Ц53.057.006ТОЗ, с, 27 (прототип).

21

22

aJr-4

Xf

9

Й/г.2