Вычислительное устройство Советский патент 1981 года по МПК G06F7/49 

1

Изобретение относится к вычислительной технике и может быть исполь зовано в качестве узла ЭВМ для полу- чения алгебраических сумм трех слагаемых и умножения на постоянные коэффициенты . .

Известно устройство для последовательного алгебраического сложения и умножения на постоянный коэффициент, содержгицее регистры хранения сомножителей, сумматоры, дешифраторы, элементы И l.

Однако известное устройство имеет сложную структуру, и затраты оборудования на его реализацию растут с ростом ДШ1НЫ используемой разрядной сетки. .

Наиболее близким к предлагаемому по технической сущности является вычислительное устройство в избыточной системе счисления, содержащее сумматор-вычитатель, регистр сдвига, коммутатор, элемент И, элемент ИЛИ, причем вход первого операнда сумматора-вычитателя соединен с шиной первого операнда устройства, вход второго операнда - с выходом первого элемента ИЛИ, первый вход котороч го соединен с шиной второго операнда устройства, а второй с вц

ходом элемента И, первый вход элемента И соединен с первой шиной управления устройства, а второй вход с выходом коммутатора, вход управления сумматора-вычитателя соединен со второй шиной управления устройства, а выход - с информационным входом регистра сдвига, разрядные выходы которого соединены с информационными вхо0дами коммутатора, вход управления которого соединен с третьей шиной управления устройстваТ2.

Недостатком известного устройства является отсутствие возможности

5 умножения в неизбыточной системе счисления.

Цель изобретения - расширение функциональных возможностей за счет умножения в неизбыточной системе счисле0ния.

Поставленная цель достигается тем, что устройство, содержащее первый сумматлр-вычитатель, регистр сдвига, первый коммута ор, первый элемент И, 5 первый элемент ИЛИ, причем вход первого операнда сумматора-вычитателя соединен с шиной первого операнда устройства, вход второго операнда с выходом первого элемента ИЛИ, первый вход которого соединен с шиной второго операнда устройства, а второй вход - с выходом первого элемента И, первый вход первого элемента И соединен с первой шиной управления устройства, а второй вход - с выходом первого коммутатора, вход управления первого сумматора-вычитателя соединен со второй шиной управления устройства, а выход - с информационным входом регистра сдвига, разрядные выходы которого соединены с информационными входами первого коммутатора, вход управления которого Сое динен с третьей шиной управления уст ройства, содержит второй коммутатор, второй сумматор-вычитатель, второй элемейт И, второй элемент ИЛИ, при этом разрядные выходы регистра сдвига соединены- с информационными входа ми второго коммутатора, вход управления которого соединен с четвертой шиной управления устройства, первый и второй входы второго элемента И со динены соответственно с пятой шиной управления устройства и выходом второго коммутатора, первый и второй вх ды второго элемента ИЛИ соединены со ответственно с выходом второго элеме та И и шиной третьего операнда устро ства, выход первого сумматора-вычитателя соединен со входом первого on ранда второго сумматора-вычитателя, вход второго операнда сумматора-вычитателя соединен с выходом второго Элемента ИЛИ, вход управления - с шестой шиной управления устройства, а выход - с выходной шиной устройств На чертеже представлена схема пре ложенного устройства. Схема содержит первый сумматор-вы читатель 1, регистр 2 сдвига, первый коммутатор 3, первый элемент 4 И, элемент 5 ИЛИ, шину 6 первого операн да устройства, шину 7 второго операн да устройства, первую, вторую и третью шины 8-10 управления устройст ва, -второй коммутатор 11, второй сум матор1-вычитатель 12, второй элемент 13 И, второй элемент 14 ИЛИ, четвертую и пятую шины 15 и 16 управления .устройства, шину 17 третьего операнда устройства, шестую шину 18 управления устройства, выходную шину 19 устройства. Устройство работает следующим образом, В режиме суммирования-вычитания по. шинам 8 и 16 подаются сигналы, ко торые закрывают элементы 4 и 13 И. . Одновременно по шинам 9 и 18 на входы управления сумматоров-вычитателей 1 и 12 подаются сигналы, определяющие выполняемую операцию (суммирование или вычитание). По шинам 6, 7 и 17 поступают последовательно коды трех операндов в порядке от младшего разряда к старшим. На выходе второго , сумматора-вычитателя 12 и выходной шине 19 устройства образуется алгебраическая сумма операндов в зависимости от вида сигналов, поступающих по управляющим шинам 9 и 18. Для осуществления режима умножения на постоянный коэффициент в неизбыточной системе счисления на шины 8 и 16 устройства подается набор управляющих сигналов, который разрешает поступление информации с выходов коммутаторов 3 и 11 через элементы 4 и 13 И и элементы 5 и 14 ИЛИ на входы второго операнда сумматоров-вычитателей 1 и 12. В этом режиме работы операнды по шинам 7 и 17 не подаются . Множимое поступает по шине 6 первого операнда. Подача множимого производится последовательнЕлм кодом в порядке от младших разрядов к старшим. Разряды суммы с выхода сумматора-вычитателя 1 поступают на вход регистра 2 и вход первого операнда сумматора-вычитателя 12. Информация с выходов регистра 2 поступает через коммутатор 3, элемент 4 И, элемент 5 ИЛИ на вход второго операнда первого сумматора-вычитателя 1, а через коммутатор 11, элемент 13 И и элемент 14 ИЛИ на вход второго операнда -сумматора-вычитателя 12. Очевидно, разряд регистра 2, с выхода которого информация подается в сумматоры-вычитатели 1 и 12.определяется сигналами, поступающими по шинам 10 и 15. В режиме умножения на постоянный коэффициент сумматор-вычитатель 12 работает в режиме вычитания. При этом вычитаемым является информация, поступающая с выхода регистра 2. На выходе сумматора-вычитателя 12 разряд за разрядом, начиная с младшего образуется произведение на постоянный коэффициент. Ниже приведен численный пример paiботы устройства в режиме умножения на посто1янный коэффициент. Пример приведен для обычной двоичной системы счисления. Пусть, например, требуется умножить число X 1011011 на постоянный коэффициент К 10101010... Результаты расчета, произведенного в соответствии с чертежом, сведены в таблицу. 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 б 5 4 3 2 1 О 1

Первая строка таблицы содержит номера тактов работы устройства, сов падающие с номерами срабатываемых разрядов операндов. Обработка ведется в порядке от младших разрядов к старшим (в порядке возрастания номеров в разряде). Вторая строка содержит разряды операнда X ,..|. .х 1011011, поступающего разряд за разрядом на вход 6 первого операнда устройства. Сумматор-вычитатель 1 в данном случае реализует операцию сло жения и представляет собой двоичный одноЕ азрядный комбинационный сум матор, выход переноса которого заведен через элемент задержки на один такт на один из своих входов. На дру гой его вход поступает операнд X, а на третий - информация.с выхода элемента 5 ИЛИ. На выходе сумматора 1 образуются разряды суммы у ., - приведе ные в пятой строке таблицы. Эти разряды, задержавшись в регистре 2 на два такта, поступают через коммутатор 3, элемент 4 И и элемент 5 ИЛИ на вход сумматора 1. Этот операнд отражен четвертой строкой таблицы. Третья строка содержит разряды переноса, возникающего в двоичном сумматоре 1, Таким образом, сумматор 1 производит сложение чисел, описываемых 2, 3, 4-ми строками таблицы. Образованные разряды у. суммы поступаю на второй вход второго сумматора-вычитателя 12, который в рассматриваемом случае реализует операцию вычита ния информации, поступающей с выхода регистра 2 через второй коммутатор -11, элемент 13 И, элемент 14 ИЛИ. на вход вычитатёля 12, из числа, поступающего с выхода сумматора 1. Шестая строка таблицы содержит разряды числа, поступакяцего в вычита тель 12 из регистра 2. Это число пре ставляет собой число у, сдвинутое влево на то или иное число разрядов, в зависимости от требуемой разряднос ти окончательного результата. В рассматриваемом примере произведен сдви на 16 разрядов влево. Нижняя строка таблищл содержит окончательный результат, образующийс на выходе 19 устройства. Он представ ляет собой разность чисел, записанных соответственно в пятой и шестой строках. Таким, образом, получен окончательный результат умножения числа 1011011 на постоянный коэффициент К 1010101010101010, равный iiiiooioiqioiooiioiii. Из приведенного примера следует, что.рассмотренное устройство может быть использовано для умножения на ряд постоянных коэффициентов вида ТсгГТТою.. .01б7Г7о1о...,(i) to-t iTrCTSloT TSioTTToioTTToio,.., (2) где tjj- время задержки информации (в тактах) в цепи обратной связи. В рассмотренном примере . Умножение на коэффициент вида (2) осуществляется в том случае, когда сумМатор-вычитатель 1 реализует операцию вычитания. Таким образом, предлагаемое устройство кроме сложения-вычитания трех операндов позволяет производить умножение на постоянный коэффициент в неизбыточных системах счисления. Технико-экономический эффект в данном случае состоит в том, что увеличение разрядности результата це сказывается на затратах оборудования, потребного для изготовления данного устройства. Простота реализации предлагаемого устройства имеет большое прикладное значение для целей создания, например, простых и точных цифровых фильтров цифровых.интеграторов и т.д., где в большом количестве используются устройства умножения на постоянные коэффициенты. Простота реализации имеет особенно большое значение при создании БИС, включающих умножители на постоянные коэффициенты. Формула изобретения Вычислительное устройство, содержащее первый сумматор-вычитатель, регистр сдвига, первый коммутатор, первый элемент И, первый элемент ИЛИ причем вход первого операнда первого сумМатора-вычитателя соединен с шиной первого операнда устройства, вход второго операнда - с выходом первого элемента ИЛИ., первый вход которого

соединен с шиной второго операнда устройства, а второй вход - с выходом первого элемента Иг первый .вход первого элемента И соединен с первой шиной управления устройства, а второй вход - с выходом первого коммутатора, вход управления первого сумматоравычитателя соединен со второй ьшной управления устройства, а выход - с информацио Ш4м вход(1 регистра сдви.га, разрядные выходы которого соединешл с информационными входако первого коммутатора, вход управления которого соединен с третьей, шиной управления устройства, отличаюад е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения оперещии умножения в неиэбыточной системе счисления, устройство содержит второй коммутатор, второй сумматор-вычитатель, второй элемент И, второй элемент ИЛИ, при этом разрядные.выходы регистра сдвига соединены .с информационньши входами второго коммутатора, вход управления

которого соединен с четвертой шиной управления устройства, первый и второй входы второго элемента И соединены соответственно с пятой шиной управления устройства и выходом -второго коммутатора, первый и второй входы второго элемента ИЛИ соединены соответственно с выходом второго элемента И и шиной третьего операнда устройства, выход первого сумматора- вычитателя соединен с входом пе вого операнда второго сумматора-вычитателя, вход второго операнда второго сумматора-вычитателя соединен с выходом второго элемента ИЛИ, вход управления - с шестой шиной управления устройства, а выход - с выходной шиной устройства.

Источники информации, принятые во внимание при экспертизе

кл. G Об F 7/39, 1978 (прототип).

17

19