Множительное устройств Советский патент 1981 года по МПК G06G7/16 

{54} МНОЖИТЕЛЬНОЕ УСТРОЙСТВО

-

Изобретение относится к электрическим вычислительным устройствам, вьтолняющим операцию умножения с использованием логарифмического преобразования сигналов, и может быть использовано в аналоговых вычислительных, машинах.

Известно устройство умножения двух сигналов, содержащее ключи, логарифмирующие элементы, сумматор, блок потенцирования, блок управления 1 .

Однако это устройство обладает малой точностью работы.

Наиболее близким к предлагаемому является множительное устройство, содержсодее первый операционный усилитель, к инвертирующему входу которого подключен один вывод элемента с нелинейной характеристикой, первый к второй ключи, первые выводы -которых присоединены соответственно к первому и второму входам устройства ., а вторые выводы соединены, второй операционный усилитель, между инвертирующим входом и выходом которого включен масштабный резистор обратной связи, инвертирующий неинвэртирующий вхо-ды второго операционного усилителя соединены через последовательно включенные первый и второй масштабные

резисторы, неинвертирующий вход второго операционного усилителя через третий KJB04 присоединен к шине нулевого потенциала/ усредняющий фильтр, выход которого является ваходом устройства Г2}.

Недостатком этого устройства является сравнительно большая погрешность преобразования сигналов, т.е. малая точность работы.

Цель изобретения - повышение точности работы устройства.

Поставленная цель достигается тем что в множительное устройство введены элемент памяти, источник опорного напряжения, четвертый, пятый, шестой седьмой, восьмой, девятый, десятый ключи и первый и второй дополнительные масштабные резисторы, причем выход первого операционного усилителя соединен с первыми выводами четвертого, пятого и шестого ключей, второ вывод четвертого ключа подключен ко второму выводу элемента с нелинейной характеристикой, выход источника опоных напряжений через седьмой ключ соединен со вторым выводом второго ключа и первым выводом первого дополнительного масштабного резистора, второй вывод которого подключен к инвертирующему входу первого операци онного усилителя и первому вызводу второго дополнительного масштабного резистора, второй вывод которого соединен со вторым выводом пятого ключа, а через десятый ключ присоеди ней ко входу усредняющего фильтра, второй вывод шестого ключа подключен ко второму выводу первого масштабног резистора, выход второго операционного усилителя соединен со входом зл мента памяти, выход которого через восьмой, ключ подключен к шине нулево го потенциала, а через девятый ключ присоединен ко второму выводу элемента с нелинейной характеристикой, неинвертирующий вход первого операционного усилителя соединен с шиной нулевого потенциала. На чертеже изображена схема множительного устройства. Устройство содержит первый-десятый ключи 1-10, источник 11 опорного напряжения, первый и второй дополнительные масштабные резисторы 12 и 1 элементы 14 с нелинейной характеристикой, первый операционный усилитель 15, первый и второй масштабные резисторы 15 и 17, масштабный резистор 18 обратной связи, второй операционный усилитель 19, элемент 20 памяти усредняющий фильтр 21, шину 22 нулевого потенциала, первый и второй вхо да 23 и 24 устройства. Цикл работы множительного устройства состоит из двух режимов работы первого операционного усилителя 15. В первом режиме четвертый и шесто ключи замкнуты, третий, пятый, восьмой, девятый и десятый ключи 3, 5 и 8-10 разомкнуты. Первый операционный усилитель 15 совместно с элементом 14 в цепи обратной свяэн работает в режиме логарифмирования. Первый, второй и седьмой ключи 1, 2 и 7 поочередно коммутируются управляющими импульсами, сдвинутыми во времени друг относительно друга на величину длительности одного импульса. При этом аналоговые напряжения постоянного тока, поступающие с первого и второго входов 23 к 24 к от -источника 11 опорного напряжения (равно операционной единице) на входы первого, второго и седьмого ключей 1, 2 и 7, преобразуются на их вы :ходах в импульсные, и через первый дополнительный масштабный резистор .12 ,прдаются на инвертирующий вход .первого операционного усилителя 15, логарифмируются и через первый и второй масштабные резисторы .16 я 17 поступают на входы второго операцион ного усилителя 19. Поскольку третий ключ 3 работает синхронно с седьмым ключом 7 и первый, второй и седьмой ключи 1, 2 и 7 управляются сдвину,тыми во времени импульсами, то во В1}емя коммутации первого и второго ключей 1 и 2 третий ключ 3 разомкнут,) второй операционный усилитель 19 работает в режиме повторителя и на выходе выдает синфазные с в}Л дными импульсы напряжений, амплитуды которых сббтветственно пропорциональны логарифмам от- величин входных напряжений устройства. Когда замкнуты седьмой и третий ключи 7 и 3, вто рой операционный усилитель 19 работает в режиме инвертора, на выходе jKOTOporo формируется импульс напряжения, амплитуда которого пропорциональна величине сигнала источника 11 опорного напряжения. Таким образом, к концу режима логарифмирования на элементе 20 памяти накапливаетс-я напряжение, амплитуда которого пропорциональна ,№Ven{4«)-(3iw)) где q - заряд электрона; К - постоянная Больцмана; Т - абсолютная температура; DQ- неуправляемый ток (ток насыщения) р-п перехода диода как элемента с Оелинейной характеристикой; R - сопротивление резисторов; х,у - сигналы на первом и втором входах 23 и 24. Во втором режиме работы пятый, девятый и десятый ключи 5, 9 и 10 замкнуты, остальные - разомкнуты. Первый операционный усилитель 15 совместно с элементом 14 с нелинейной характеристикой и вторым дополнительным масштабным резистором 13 работает в режиме антилогарифмирования. Напряжение, хранимое в элементе 20 памяти, через замкнутый девятый ключ 9 прикладывается к элементу 14 с нелинейной характеристикой. При этом на выходе первого операционного усилителя 15 формируется импульс, амплитуда которого пропорциональна произведению сигналов на первом и втором входах 23 и 24. Затем замыкается восьмой ключ 8 и происходит обнуление элемента 20 памяти и множительное устройство готово к повторному циклу. Таким образом, на выходе замкнутого во втором режиме десятого ключа 10 формируется последовательность импульсов, подаваемая на усредняющий фильтр 21. На его выходе получается аналоговое напряжение, пропорциональноепроизведению сигналов на первом и втором входах 23 и 24. В предлагаемом множительном устройстве повышена точность работы, так как процессы логарифмирования и антилогарифмирования осуществляются одними и теми же функциональными блоками .