Следящий аналого-цифровой преобразова-ТЕль Советский патент 1981 года по МПК H03K13/02 

1

Изобретение относится к аналого-цифройым преобразователям (АЦП) и может быть использовано в связи, вычислительной И измерительной технике, а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований.

Известен следящий АЦП, содержащий злемент сравнения, на входы которого поступают входное и образцовое напряжения, генератор тактовых импульсов, реверсивный счетчик и цифро-аналоговый преобразователь, на выходе которого формируется образцовое напряжение, а его вход соединен с выходом реверсивного счетчика |1.

Однако он производит отслеживание с постоянным минимальным шагом квантования, равным кванту, что значительно ограничивает возможную скорость изменения входного сигнала (квант за такт) и требует большого времени для выхода на режим слежения.

Известен следящий аналого-цифровой преобразователь, содержащий элемент сравнения, генератор тактовых импульсов, источник опорного сигнала, реверсивный счетчик порядка и мантиссы, два последовательно соединенных цифро-аналоговых преобразователя (ЦАП) порядка и мантиссы, причем источник опорного напряжения

подключен к ЦАП мантиссы, цифровые входы которого соединены непосредственно с выходами соответствующих разрядов счетчика мантиссы, а цифровые входы ЦАП порядка соединены с выходами дешифратора, входы которого соединены с выходами соответствующих разрядов счетчика порядка, выход ЦАП порядка соединен с одним входом элемента сравнения, второй вход

которого соединен с источником входного сигнала, входы установки режима работы реверсивного счетчика соединены с соответствующими выходами первого логического элемента .

Недостатком преобразователя является большая погрешность преобразования быстроизменяющихся сигналов, обусловленная тем, что на протяжении одной кодовой группы шаг квантования остается постояниым.

Целью изобретения является уменьшение погрешности преобразования.

Поставленная цель достигается тем, что в преобразователь, содержащий элемент

сравнения, генератор тактовых импульсов, источник опорного сигнала, последовательно соединенные реверсивные счетчики порядка и мантиссы, два последовательно соединенных цифро-аналоговых преобразователя - порядка и мантиссы, первый логиlecKHft блок и дешифратор, причем источник опорного напряжения подключен к цифро-аналоговому преобразователю мантиссы, цифровые входы которого соединены С вь ходами соответствующих разрядов счетчика мантиссы, а цифровые входы .цифроаналогового преобразователя порядка соединены с выходами дешифратора, входы которого соединены с выходами соответствующих разрядов счетчика порядка, выход цифро-аналогового преобразователя поряд ка соединен с первым входом элемента сравнения, второй вход которого соединен с источником входного сигнала, а входы установки режима работы реверсивного счетчика порядка соединены с соответствующими выходами первого логического блока, введены второй и третий логические блоки, триггер, две группы элементов И, распределитель импульсов, три элемента ИЛИ, элемент И, линия задержки и триггер переполнения счетчика порядка, причем выход элемента сравнения соединен с первым входом второго логического блока, второй вход которого соединен с единичным выходом триггера переполнения счетчика порядка. Выход второго логического блока соединен с первым входом триггера, с входом первого логического блока и с первым входом третьего логического блока, второй вход которого соединен с выходом генератора тактовых импульсов и с входом линии задержки, выход которой соединен с вторым входом триггера и с первыми входами элементов И первой группы, вторые входы которых соединены с выходами распределителя импульсов, а выходы соединены со счетными входами триггеров реверсивного счетчика мантиссы. Третий вход третьего логического блока соединен с выходом триггера, первый выход третьего логического блока соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом сдвига вправо распределителя импульсов, а второй выход третьего логического блока соединен с первым входом элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом сдвига влево распределителя импульсов. Второй вход элемента И соединен с выходом третьего элемента ИЛИ, входы которого соединены с выходами элементов И второй группы, первые входы которых соединены с соответствующими выходами распределителя импульсов, а вторые входы элементов И второй группы соединены с нулевыми выходами триггеров соответствующих разрядов реверсивного счетчика мантиссы. Выходы положительного и отрицательного переполнения реверсивного счетчика мантиссы соединены с вторыми входами соответственно первого и второго элементов ИЛИ. На чертеже представлена функциональная схема следящего аналого-цифрового преобразователя.

Следящий аналого-цифровой преобразователь содержит элемент сравнения 1, первый вход которого соединен с источником входного сигнала 2, а второй - с выходом ЦАП порядка 3; цифровые входы ЦАП порядка 3 соединены с выходами дешифратора 4, входы которого соединены с выходами разрядных триггеров 5 реверсивного счетчика порядка б, в состав которого введен триггер переполнения 7. Аналоговый вход ЦАП порядка 3 соединен с выходом ЦАП мантиссы 8, аналоговый вход которого соединен с выходом источника опорного сигнала 9, а цифровые входы соединены с выходами разрядов реверсивного счетчика мантиссы 10. Входы установки режима реверсивного счетчика порядка и мантиссы соединены с выходами первого логического элемента 11, выход элемента сравнения соединен с первым входом второго логического элемента 12, второй вход которого соединен с единичным выходом триггера переполнения 7 реверсивного счетчика порядка 6. Выход логического элемента 12 соединен с первым входом триггера 13, с входом логического элемента 11 и с первым входом третьего элемента 14, второй

вход которого соединен с выходом генератора тактовых импульсов 15 и с входом линии задержки 16, выход которой соединен с вторым входом триггера 13 и с первыми входами элементов И 17 первой группы, вторые входы которых соединены с выходами распределителя импульсов 18, а выходы - со счетными входами триггеров реверсивного счетчика мантиссы 10. Третий вход логического элемента 14 соединен с

выходом триггера 13, первый выход логического элемента 14 - с первым входом элемента ИЛИ 19, выход которого соединен с входом сдвига вправо распределителя импульсов 18, а второй выход логического элемента 14 - с первым входом элемента И 20, выход которого соединен с первым входом элемента ИЛИ 21, выход которого соединен с входом сдвига влево распределителя импульсов 18. Второй вход элемента

И 20 соединен с выходом элемента ИЛИ 22, входы которого соединены с выходами элементов И 23 второй группы, первые входы которых соединены с соответствующими выходами распределителя импульсов 18, а

вторые входы - с нулевыми выходами триггеров соответствующих разрядов реверсивного счетчика мантиссы 10. Выходы положительного 24 и отрицательного 25 переполнения реверсивного счетчика мантиссы

соединены с вторыми входами соответственно элементов ИЛИ 19 и 21, а также с соответствующими входами реверсивного счетчика порядка 6. Предполагается, что старший разряд кода мантиссы находится всегда в «1, и поэтому в счетчике мантиссы 10 он исключен, а соответствующий старший разряд ЦАП мантиссы 8 подключен непосредственно к источнику опорного сигнала 9.

Триггер 13 служит для запоминания ответа элемента сравнения на предыдущем такте. Таким образом, сигнал на его выходе равен «1, если на предыдущем такте элемент сравнения выдает сигнал 5i 1.

Логический элемент 12 вместе с триггером переполнения 7 счетчика порядка предназначен для устранения опасности выхода из режима слежения при работе вблизи границ диапазона. Так, при переполнении триггера 7 он устанавливается в «1. Обозначим сигнал на выходе этого триггера П.

При отсутствии переполнения, т. е. при сигнале П, логический элемент 12 передает на выход непосредственно ответ элемента сравнения 1, а при сигнале П на его выходе появляется проинвертированный ответ элемента сравнения. Тем самым происходит смена ответов элемента сравнения, в результате которой вдвое уменьшается величина добавки и изменяется ее знак, и САЦП остается в режиме слежения. Таким образом, сигнал Si на выходе второго логического элемента может быть задан следующим образом:

s, ,

где 5 - сигнал со схемы сравнения.

На первом выходе логического элемента 14 сигнал /1 появляется при смене ответов элемента сравнения на двух тактах:

f, (S,/S,S,}g,

где 5о -сигнал с выхода триггера 13;

gi-сигнал от генератора тактовых

импульсов 15.

На втором выходе логического элемента 14 сигнал /2 появляется при совпадении ответов элемента сравнения:

f, (ScS,yS,S,)g.

Первый элемент 11 Si 1 () устанавливает режим вычитания реверсивного счетчика порядка и мантиссы, а при Si 0 - режим сложения.

Очевидно, что эти логические элементы могут быть легко построены, например, на элементах И, ИЛИ, НЕ.

.В распределителе импульсов запрещен сдвиг влево при коде 10... О и сдвиг вправо при коде 0... 01 (эта часть схемы на чертеже не показана).

. Устройство работает следующим образом. .Предположим, . что -сигнал начальной установки устанавливает триггер 13 в состояние «.0,. соо.тв.етству-ющее ответу элемента сравнения S(Ux t/o)i счетчик порядка 6 - в-нулевое состояние, счетчик мантиссы 10 - в нулевое состояние, что соответствует коду мантиссы 10... О, так как, как указывалось в прототипе, старший разряд

постоянно находится в «1 и поэтому может быть условно исключен, в распределитель импульсов 18 заносится код 0... 01. Цепи начальной установки на чертеже не показаны. Так как вначале и при дальнейшей нормальной работе триггер переполнения 7 счетчика порядка находится в «О, то логический элемент 12 пропускает на свой выход ответ элемента сравнения без инвертирования.

После подачи входного сигнала элемент сравнения 1 выдает сигнал S, по которому с помощью логического элемента 11 реверсивный счетчик порядка 6 и мантиссы 10

переводится в режим сложения. Так как распределитель импульсов 18 указывает на младший (последний) разряд реверсивного счетчика мантиссы, значение которого равно нулю, то срабатывает элемент И 23, подключенный к младшему разряду. Сигнал от него проходит элемент ИЛИ 22 и подготавливает к работе элемент И 20. Так как на триггере 13 хранится сигнал S, то логический элемент 14 по сигналу от генератора тактовых импульсов 15 выдает сигнал совпадения на второй выход. Этот сигнал, пройдя через элемент И 20, сдвигает содержимое распределителя импульсов 18 на

один разряд влево (0... 010). После этого сигнал с линии задержки 16 добавляет единицу в разряд реверсивного счетчика мантиссы 10, определяемый распределителем импульсов 18 (при этом вес этой единицы в два раза превышает вес предыдущей), т. е. в счетчике мантиссы 10 формируется код 0... 01. Кроме того, сигнал с линии задержки 16 производит перепись ответа элемента сравнения на триггер 13.

Предположим, что с приходом очередного -сигнала от генератора тактовых импульсов 15 элемент сравнения 1 опять выдает сигнал S, по которому логический элемент 11 подтверждает режим сложения на реверсивном счетчике (6 или 10), а логический элемент 14 выдает сигнал совпадения, который теперь не проходит через элемент И 20, так как распределитель импульсов 18 указывает на предпоследний разряд, а он

находится в единичном состоянии, поэтому соответствующий элемент И 23 сигнала не выдает. После этого задержанный на линии задержки 16 тактовый импульс добавляет единицу в разряд реверсивного счетчика мантиссы 10, определяемый распределителем импульсов 18. В итоге на реверсивном счетчике мантиссы 10 фиксируется код 0...0100. Если далее опять будут поступать те же ответы от элемента сравнения (в нашем примере S), то все будет происходить аналогично описанному, т. е. шаг квантования в зависимости от ответа элемента ИЛИ 22 будет удваиваться из-за сдвига распределителя импульсо влево

или ретанется тем же.

После смены ответа элемента сравнения, т. е. с приходом в нашем примере сигнала 5, логический элемент 11 переводит реверсивный счетчик (6 или 10) в режим вычитания, а логический элемент 14 выдает на первом выходе сигнал несовпадения текущего (S) и предыдущего (S) ответов элемента сравнения, который производит сдвиг вправо на один разряд содержимого распределителя импульсов 18. После этого задержанный на линии задержки 16 сигнал от генератора тактовых импульсов 15 вычтет единицу из разряда реверсивного счетчика мантиссы 10, определяемого распределителем импульсов 18, причем вес этой единицы будет в два раза меньше веса предыдущей и т. д.

Так же как в прототипе, сигнал положительного переполнения счетчика мантиссы 10 добавляет единицу в счетчик порядка б, код которого дешифрируется дешифратором 4, затем образцовый уровень, снимаемый с ЦАП мантиссы 8, подается на вход элемента сравнения 1 с весом, отличающимся в два раза от предыдущего. Кроме того, сигнал положительного переполнения (24) производит сдвиг вправо на один разряд содержимого распределителя импульсов 18 для сохранения согласования скоростей изменения образцового и входного сигналов. Аналогичные действия происходят при отрицательном переполнении счетчика мантиссы 10.

Если же из-за большой скорости изменения сигнала вблизи верхней границы диапазона (при максимальном коде счетчика порядка) произойдет переполнение реверсивного счетчика порядка б, т. е. в счетчике порядка установится код 1-0...0, а в счетчике мантиссы - код 10...О (больших кодов быть не может из-за используемого правила формирования кодов), то из-за единичного положения триггера переполнения 7 логический элемент 12 передает на свой выход проинвертированньгй сигнал элемента сравнения. Процесс же работы остальных элементов преобразователя будет совпадать с выше описанным, т. е. САЦП не выйдет из режима слежения.

Код, характеризующий величину сигнала, снимается с реверсивного счетчика порядка 6 и мантиссы 10. Код, снимаемый с распределителя импульсов 18, несет информацию о текущей скорости сигнала.

Формула изобретения

Следящий аналого-цифровой преобразователь, содержащий элемент сравнения, генератор тактовых импульсов, источник ПОРНОГО сигнала, последовательно соедиенные реверсивные счетчики порядка и мантиссы, два последовательно соединеных цифро-аналоговых преобразователя порядка и мантиссы, первый логический

блок И дешифратор, причем источник опорного напряжения подключен к цифро-аналоговому преобразователю мантиссы, цифровые входы которого соединены с выходами соответствующих разрядов счетчика мантиссы, а цифровые входы цифро-аналогового преобразователя порядка соединены с выходами дешифратора, входы которого соединены с выходами соответствующих

0 разрядов счетчика порядка, выход цифроаналогового преобразователя порядка соединен с первым входом элемента сравнения, второй вход которого соединен с источником входного сигнала, входы установки

5 режима работы реверсивного счетчика порядка соединены с соответствующими выходами первого логического блока, отличающийся тем, что, с целью, уменьщения погрешности преобразования, введены второй и третий логические блоки, триггер, две группы элементов И, распределитель импульсов, три элемента ИЛИ, элемент И, линия задержки, триггер переполнения счетчика порядка, причем выход элемента сравнения соединен с первым входом второго логического блока, второй вход которого соединен с единичным выходом триггера переполнения счетчика порядка, выход второго логического блока соединен с первым входом триггера, со входом первого логического блока и с первым входом третьего логического блока, второй вход которого соединен с выходом генератора тактовых импульсов и со входом линии задержки, выход которой соединен со вторым входом триггера и с первыми входами элементов И первой группы, вторые входы которых соединены с выходами распределителя импульсов, а выходы соединены со счетными входами триггеров реверсивного счетчика мантиссы, третий вход третьего логического блока соединен с выходом триггера; первый выход третьего логического блока соединен с первым входом первого элемента ИЛИ, выход которого соединен со входом сдвига вправо распределителя импульсов, а второй выход третьего логического блока соединен с первым входом элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен со входом сдвига влево распределителя импульсов, второй вход элемента И соединен с выходом третьего элемента ИЛИ, входы которого соединены с выходами элементов И второй группы, первые входы которых соединены с соответствующими выходами распределителя импульсов, а вторые входы элементов И второй группы соединены с нулевыми выходами триггеров соответствующих разрядов реверсивного счетчика мантиссы, выходы положительного и отрицательного переполнения реверсивного счетчика мантиссы соединены со вторыми входами соответственно первого и второго

элементов ИЛИ. Источники информации, принятые во внимание ири экспертизе 1. Смолов В. Б., Смирнов Н. Л. и др. Полупроводниковые кодируюш;ие и декодиру- 5 ющие преобразователи напряжения, Л., «Энергия, 1967, с. 135. 2. Авторское свидетельство СССР 428546, кл. Н ОЗК 13/17, 1974 (прототип).