Следящий аналого-цифровой преобразователь Советский патент 1990 года по МПК H03M1/48 

Изобретение относится к аналого- цифровым преобразователям и может быть использовано в вычислительной и измерительной технике, а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований.

Цель изобретения - повышение надетх- ности и расширение области применения за счет увеличения диапазона входного сигнала.

На фиг.1 представлена функциональная схема следящего аналого-цифрового преобразователя; на фиг.2 - функциональная схема третьего логического .блока.

Преобразователь содержит блок 1 сравнения, цифроаналоговый преобразователь 2 (ЦАП), нуль-орган 3, элемент НЕ 4, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5, логические блоки 6-8, реверсивный счетчик 9, состоящий из триггеров 10, первый П, второй 12 и третий 13 триггеры, группы элементов И 4, распределитель 15 импульсов, генератор 16 тактовых импульсов, элемент 17 задержки,элемент НЕ 18, элементы И 19 и 20. Третий логический блок содержит элемент ИСКЛЮЧАЮЩЕЕ

сл

00

о ел сд ел

ИЛИ 21, элемент НЕ 22, элементы И 23 и 24.

Блок 1 сравнения служит для сравнения входного сигнала U с образцовым уровнем U0. Сигнал S на его выходе равен О, если U U0 , и S 1, если Ux U0.

Нуль-орган 3 предназначен для сравнения входного сигнала U с ну-- лем: если U,,. 0, то сигнал V на его выходе равен О, если их«ГО, то V 1, Сигнал с выхода нуль-органа 3 имеет информацию о знаке входного сигнала и поступает на шину выходно- го сигнала, а также через первый элемент НЕ 4 на старший разряд цифро- аналогового преобразователя и на первые входы группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Сигнал с выходов реверсивно- го счетчика проходит на младшие разряды цифроаналогового преобразователя с инверсией, если V 1, и без инверсии, если V 0, тем самым обеспечивается четырехквадрантный режим работы цифроаналогового преобразователя, необходимый для обеспечения двух- полярного образцового уровня.

Триггер 11 служит для запоминания ответа блока сравнения на предыдущем такте. Сигнал S на его выходе равен 1м, если на предыдущем такте блок сравнения выдает сигнал S К Сигнал на выходе первого логического блока 7 равен S Snvsn, где- П - сигнал с выхода старшего разряда реверсивного сметчика.

На первом выходе третьего логического блока 8 сигнал Ј1 появляется при

смене ответов блока сравнения на двух

4

последовательных тактах f (S0S,VS0S,)q, где S0 - сигнал с выхода первого триггера I 1 ;

q - сигнал от гененатора 16 тактовых импульсов.

На втором выходе третьего логического блока 8 сигнал проявляется при совпадении ответов блока сравнения последних двух тактов f (S0 S.,VS0S ,)q.

Второй логический блок 6 при S 1 устанавливает режим вычитания реверсивного счетчика, а при режим сложения.

Преобразователь работает следующим образом.

Сигнал начальной установки устанавливает первый 11, второй 12, третий 13 триггеры и реверсивный счетчик 9 в

r

0

нулевое состояние, а в распределитель импульсов заносится код 0...10 (цепи начальной установки не показаны Так как в начале и при дальнейшей нормальной работе на выходе старшего разряда реверсивнсго счетчика присутствует сигнал П 0, то первый логический блок 7 пропускает на свой выход ответ блока сравнения без инвертирования.

После подачи входного сигнала, допустим положительной полярности (),-блок 1 сравнения выдает сигнал S, по которому с помощью второго логического блока 6 реверсивный счетчик переводится в режим сложения. Так как на первом триггере 11 хранится сигнал S, то третий логический блок 8 по сигналу от генератора тактовых импульсов выдает сигнал совпадения на второй выход, который устанавливает второй триггер в состояние 1. После этого сигнал с элемента 17 задержки добавляет единицу в разряд реверсивного счетчика, определяемый распределителем импульсов, и производит перепись ответа блока сравнения на первый триггер 11. После того как на третий вход третьего логического блока,8 поступит сигнал q с генератора 16 тактовых импульсов, на его втором выходе появляется сигнал f2 0, который, пройдя через второй элемент НЕ 18 и элемент И 19, устанавливает третий триггер 13 в состояние 1. Предположим, что с приходом очередного сигнала от генератора тактовых импульсов блок I сравнения опять выдает сигнал S, по которому второй логический блок 6 подтверждает режим сложения на реверсивном счетчике, а третий логический блок 8 выдает сигнал совпадения, который, пройдя через элемент И 20, производит сдвиг влево на один разряд содержимого распределителя импульсов. После этого задержанный на линии задержки тактовый сигнал добавляет единицу в разряд реверсивного счетчика, определяемый распределителем 15 импульсов (вес этой единицы в два раза превышает вес предыдущей), и производит перепись ответа блока сравнения на триггер 11. Если далее опять поступают те же ответы от блока сравнения (S), то все происходит аналогично.

После первой смены ответа блока 1 сравнения, т.е. с приходом сигнала S

второй логический блок 6 переводит реверсивный счетчик в режим вычитания, а третий логический блок 8 выдает на первом выходе сигнал несовпадения текущего (S) и предыдущего (S) ответов блока сравнения, который производит сдвиг вправо на один разряд содержимого распределителя J 5 импульсов и устанавливает второй 12 и третий 13 триггеры в О. Затем задержанный на элементе 17 задержки сигнал от генератора 16 тактовых импульсов вычитает единицу из разряда реверсивного счетчика 9, определяемого распределителем импульсов, при этом вес единицы в два раза меньше веса предыдущей.

Если ответ блока 1 сравнения опять меняется (S), то происходит сдвиг вправо, и шаг квантования уменьшается в два раза. Если ответ блока 1 сравнения повторяется (S), то из-за нулевого состояния третьего триггера 13 сдвиг в распределителе 15 импульсов не происходит, величина шага квантования не меняется, но триггер 12 переходит в 1. Тем самым достигается режим работы преобразователя, позволяющий увеличить надежность преобразования. После этого с приходом сигнала q с генератора 16 тактовых импульсов на третий вход третьего логического блока 8 на его выходе появляется сигнал f 0, который, пройдя через элемент НЕ 18 и элемент И 19, устанавливает третий триггер 13 в состояние 1. С приходом следующего сигнала S из-за состояния 1 триггера 13 происходит сдвиг влево содержимого распределителя 15 импульсов и величина шага квантования удваивается

При смене знака входного сигнала (U 0) на выходе нуль-органа 3 появляется сигнал V, который поступает на первые входы группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15, которая пропускает на свои выходы проинвертированные сигналы с выходов реверсивного счетчика 9, в результате чего образцовый уровень на выходе цифроаналого- вого преобразователя меняет свой знак В остальном работа преобразователя аналогична указанному.

Если из-за большой скорости изменения сигнала вблизи границ диапазона происходит переполнение реверсивного счетчика, т.е. устанавливается код 01...1 (нижняя и верхняя границы

диапазона одинаковы , определяются модулем .максимального входного сигнала), то из-за положения.} старшего разряда реверсивного счетчика первый логический блок 7 передает на свой выход проинвертированный сигнал блока сравнения. Процесс работы остальных блоков преобразователя совпадает с указанным.

Двоичный дополнительный код, характеризующий величину входного сигнала, снимается с выхода группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ - модуль числа, а с выхода нуль-органа - знак числа.

Формула изобретения

0

1. Следящий аналого-цифровой преобразователь, содержащий блок сравнения, первый вход которого является входной шиной, а второй вход соединен с выходом цифроаналогового преобразователя, а выход соединен с первым

5 входом первого логического блока, второй вход которого соединен с выходом старшего разряда реверсивного счетчика, а выход соединен с первым входом первого триггера, с входом второго

о логического блока и с первым входом третьего логического блока, второй вход которого соединен с выходом первого триггера, а третий вход объединен с входом элемента задержки и подключен к выходу генератора тактовых импульсов, выход элемента задержки соединен со вторым входом первого триггера и с первыми входами группы элементов И, вторые входы которых соединены с соответствующими выходами распределителя импульсов, первый вход которого объединен с первым входом второго триггера и подключен к первому выходу третьего логического блока, второй выход которого соединен с первым входом первого элемента И, выход которого соединен с вторым входом распределителя импульсов, первый вход второго элемента И соединен с выходом второго триггера, выходы второго логического блока соединены с входами управления счетом реверсивного счетчика, входы установки которого соединены с соответствующими выходами группы элементов И, о тличающийся тем, что, с целью повышения надежности и расширения области применения за счет увеличения диапазона входного сигнала, введены третий триггер, пер5

0

5

0

5

Ъ О

Изобретение относится к аналогоцифровым преобразователям и может быть использовано в области вычислительной и измерительной техники, а также в автоматизированных системах управления технологическими процессами и в системах автоматизации научных исследований. Цель изобретения - повышение надежности при одновременном расширении диапазона входного сигнала. Для этого в преобразователь, содержащий генератор тактовых импульсов, первый, второй и третий логические блоки, первый и второй триггеры, блок сравнения, цифроаналоговый преобразователь, реверсивный счетчик, два элемента И, элемент задержки, группу элементов И, распределитель импульсов, введены нуль-орган, группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, два инвертора и триггер. При этом наличие в устройстве группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первого инвертора и нуль-органа позволяет отрабатывать биполярный входной аналоговый сигнал, а введение триггера и второго инвертора позволяет повысить надежность функционирования преобразователя. 1 з.п. ф-лы, 2 ил.

Фиг.1

Фиг. 2