Реверсивный регистр сдвига Советский патент 1981 года по МПК G11C19/00 

Изобретение относится к дискретной автоматике и вычислительной технике и может быть использозано при разработке арифметических устройств Известенреверсивный регистр сдви га, выполненный в едином корпусе, сдвиг информации в котором происходит при помощи трех шин управления и элементов И-НЕ, И-ИЛИ l. Недостатком такого регистра HEnH ется наличие трех управляющих шин. управления. Известен также реверсивный регис сдвига/ каждый разряд которого содержит 0-триггер и элемент И ИЛЙ-НЕ сдвиг информации в котором происходит при помощи двух шин управления и элемента И-НЕ 2. Недостатком такого регистра явля ется то, что Управление сдвигом происходит при помощи подачи управляющего потенциала. Наиболее близким по технический сущности и достигаемому эффекту к предлагаемому является реверсивны регистр .сдвига, содержащий D-тригге и элемент И-ИЛИ-НЕ. Сдвиг информаци в регистре сдвига, построенном на данных ячейках, происходит при помо щи трех управляющих сигналов, два из которых являются пoтeнциa. З. Недостатком такого реверсивного регистра сдвига является необходимость трех управляющих сигналов и невозможность производить сдвиг информации от импульсных сигналов, поступающих с двух направлений. Цель изобретения - расширение области применения регистра за счет управления сдвигом информации импульсным сигналом и его упрощения. Поставленная цель достигается тем, что в реверсивный регистр сдвига, содержащий ячейки памяти, каждая из которых выполнена на D-триггере и элементе И-ИЛИ-НЕ, выход которого подключен к одному из входов О-триггера данной ячейки памяти, первый вход элемента И-ИЛИ-НЕ каждой ячейки памяти соединен с выходом D-триггера предыдущей ячейки памяти, второй вход элемента И-ИЛИ-НЕ каждой ячейки памяти подключен к выходу О-триггера последующей ячейки памяти, и две шины управления сдвигом, введены два элемента задержки, два элемента ИЛИ и элемент И-ИЛИ, выход которого подключен к другому входу D-триггера ячейкипамяти, выходы элементов или соединены с третьим и четвертым входами элемента И-ИЛИ-НЕ ка дой ячейки памяти, первый и второй входы элемента И-ИЛИ подсоединены к первым выходам элементов задержки входы которых соединены с шинами управления сдвигом, вторые выходы .элементов задержки подключены соответственно к первым входам элементо ИЛИ, вторые входы которых соединены с третьим и четвертым входами элемента И-ИЛИ и шинами управления сдв гом. На фиг. 1 представлена функционал ная схема реверсивного регистра сдви га (ка чертеже показаны три ячейки памяти); на фиг.2,- временная диаграмма, поясняющая формирование сигна лов для сдвига информации вправо и влево. Регистр сдвига (фиг.1) содержит ячейки памяти, каждая из которых сос тоит ИЗ 0-триггера 1 и элемента И-ИЛИ-Н Е 2, элементы ИЛИ 3 и 4,элемент И-ИЛИ 5,, элементы б и 7 задержки, выход 8 (тактовая шина) элемента И-ИЛИ 5, шины 9 и 10 управления сдвигом, выходы 11 и 12 элемента б задержки, выходы 13 и 14 элемента 7 задержки, выходы 15 и 16 элементов ИЛИ 4 и 3. Регистр сдвига функционирует следующим образом,, Сдвиг информации влево (вправо) в реверсивном сдвиговом регистре про исходит по переднему фронту тактовог сигнала, поступающего по шине 8 при наличии разрешающего (логической единицы) сигнала на выходах 15 и 16 элементов ИЛИ 4 и 3. Одновременно наличие разрешающего сигнала на выхо дах 15 и 16 элементов ИЛИ 4 и 3 запреще-но. Для того чтобы информация регистра не разрушалась по окончанию сдвига информации, необходимо, чтобы тактовый сигнал оканчивался раньше, чем разрешающий сигнал на выходах 15 и 16. При поступлении импульсного сигна ла, например, по щине 9 передний фронт, данногосигнала на первом Bbfходе 11 и втором выходе 12 первого элемента 6 задержки возникает с задержкой времени tj и t2 (см. фиг.2а 26, 2в). На выходе элемента ИЛИ 3 передний фронт данного сигнала возникает без задержки (см.фиг.2д),а на выходе элемента И-ИЛИ 5 передний фронт данного сигнала возникает с задержкой t. (см.фиг.2е) . По окончании данного импульсного сигнала его задний фронт исчезает с задержкой времени t и На выходе элемента И-ИЛИ 5 зсщний фронт данного сигнала изч-езаёт без задержки (см.фиг.2е), а на выходе элемента ИЛИ 3 задний фронт исчезает с задержкой t (см. фиг.2д). Исходя из временных диаграмм,представленньгх на фиг.2, видно, что выполняются все необходимые условия для сдвига информации и для того, чтобы информация по окончании импульсного сигнала не разрушалась. Аналог ично происходит формирование сигналов при поступлении импульсного сигнала по шине 10 (см.фиг.2е, ...,2и,2г). Та.ким образом, введение двух элементов задержек, двух элементов ИЛИ и элемента И-ИЛИ позволяет производить сдвиг информации в реверсивном регистре сдвига путем подачи одного импульса по одной из шин управления, не используя дополнительные управляющие потенциалы. Использование изобретения позволяет сократить количество управляющих . сигналов, необходимых для управления реверсивньм регистром сдвига, что упрощает построение устройства управления. Формула изобретения Реверсивный регистр сдвига, содержащий ячейки памяти, каждая из которых выполнена на D-триггере и элементе И-ИЛИ-НЕ, выход которого, подключен к одному из входойв D-триггера данной ячейки памяти, первый вход элемента И-ИЛИ-НЕ каждой ячейки памяти соединен с выходом D-триггера предьщущей ячей.ки памяти, второй вход элемента И-ИЛИ-НЕ каждой ячейки памяти подключен к выходу D-триггера последующей ячейки памяти, и две шины управления сдвигом, о тличающийся тем, что, с целью расширения области применения регистра за счет управления сдвигом информации импульсным сигналом и его упрощения, в него введены два элемента задержки, два элемента ИЛИ и элемент И-ИЛИ, выход которого подключен к другому входу 0-триггера каждой ячейки памяти, выходы элементов ИЛИ соединены с третьим и четвертым входами элемента И-ИЛИ-НЕ каждой ячейки памяти, первый и второй входы элемента И-ИЛИподсоединены соответственно к первым выходам элементов задержки, входы которых соединены с шинами управления сдвигом, вторые ВЫХОДЫ элементов задержки подключены соответственно к первым входам элементов ИЛИ, вторые входы которых соединены с третьим и четвертым входами элементами И-ИЛИ и шинами управления сдвигом. Источники информации, принятые во внимание при экспертизе 1. Временное руководство по примененшо ИС сер. 133. ЦНИИ Агат

КА-Э22-104640. М,, 1975, с. 34, рис. 11.,

2. Временное руководство по применению ИС сер, 133. ЦНИИ Агат, КА-Э22-104640,М.,1975,с.136,рис. 55 .

3. Микросхемы интегральные полупроводниковые . Отраслевой стандарт. Сер. К 155. -Руководство по применению, ОСТ 11 бКО, 340. 012.-74, с. 113, рис. 60 (прототип),