Устройство преобразования "аналог-код Советский патент 1981 года по МПК H03K13/02 

(54) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ АНАЛСН -КОД

I

Иао етение относится к технике точных измерений электрических вепи-чин и может найти 1фюленение в системах автоматического контроля, а также прецизионных пвфровых измерительных приборах универсального и специального назначения.

Извесгаы устройства, осуществл5по пше измерительное нреофазование различных аналоговых величин в цифровой код, в которых вьюокая результирукяцая точность достигается за счет применения методов автоматической коррекции погрешностей измерения U-JНедостатком этих устройств является низкое быстродействие.

Известен цифровой прибор, содержащи последовательно : -соединенные переключатель, аналого-1ш| ровой прео азователь (АЦП), вычислительный блок и блок оперативной памяти, выходы которо го соединены со входами цвфроан€иого го преофазователя (ЦАП), блоков н1|| -ровой индикации и цифровой регистр(ашш

а также вторым входом вычислительного устройства. Выход ЦАП соединен с одним из входов переключателя, другой вход которого соедина с входной шиной устройства, а блок управления осуществляет синхроннзашоо работы переключателя, А1Ш, вычислительного блока и блока памйти. Если выходная величина АЦП выражена в унитарном коде, т.е. представляет собой последовательяость ,штульсов, то в качестве вычислительного устройства используется простейший реверсивный счетчик.

Измерительный процесс состоит из нескольких аналогичных корректирую-, ших циклов (итераций), первый из которых включает три, а последующие два измерительных такта. Благодаря такой организ&цив удается последователь- но корректировать вносимые в результат преофазования устройства погрешности АЦП. При этом выбор необходимого числа ко| ектирую1Ш1х циклов дНктуется с одной стороны, велн мной- суммарной сиетематической погрешности АЦП, а с другой - заданной степенью точности 2,

Недостатком цифрового прибора является то, что при значительной вели чине погрешностей АЦП для обеспечения требуемой точности необходимо проводить большое число итераций. Последнее резко ухудшает быстродействие.

Цель изобретения - повышение быстродействия.

Поставленная цель достигается тем, что в устройство преобразования аналогкод, содержащее двухпоз щионный переключатель, входы которого соединены с выходом ЦАП и входной шиной устройств а выход - со входом АЦП, при этом первый, второй, третий и четвертый выходы блока синхронизации соединены с управляющими входами переключателя, первого регистра памяти, АЦП и входом установки нуля первого -реверсивного счетчика, введены cyiviMaTop-, второй регистр памяти, второй реверсивный счетчик, детдифратор нулевого состояния первого реверсивного счетчика, триггер,

блок задания приращений шага и множительный блок, включенный между аналогб-пйфровым преобразователем и первым реверсивным счетчиком, причем выход последнего через дешнфратор его нулевого состояния соединен с динамическим, входом триггера, выходы которого соединены с входами управлени второго реверсивного счетчика, счетный вход которого соединен с выходом блока задания приращений шага, а выход - со вторым входом множительного блока, управляюпшй вход блока задания приращений и установочный вход триггера соединены соответственно с пятым и шеетым выходами блока синхронизации, -. седьмой выход которого соединен с первым входом второго регистра памяти, выход которого соединен со входом цифроаналоГЧ5Вого .преобразователя и со вторым входом первого регистра памяти, а второй вход через сумматор соединен с выходом первого регистра памяти, при этом второй вход сумматора соединен с выходом первого феверсивного счетчшса.

. На чертеже представлена структурная схема устройства преобразования аналог

°Д-.

Устройство содержит двухпозипион-

шли переключатель I, аналого-ци|)ровой тфеобразователь 2, множительный блок 3, реверсивные счетчшш 4 и 5,

дешифратор 6, блок 7 приращений шага, триггер 8, первь1Й и второй регистры 9 и 10 памяти, сумматор II, цифроаналоговый преобразователь 12, блок 13 синхронизации.

В основу работы устройства положен принцип Такого подбора величины кода реверсивного счетчика 5 шага . , при котором результат преобразования АЦП 2, будучи умноженным в блоке 3 н шаг 7. t окажется свободным от влиянияпогрешностей.

О направлении изменения величины шага J.. при этом судят по тому, совпадают или различаются знаки двух соседних разностей, образующихся в реверсивном счетчике 4 в результате осуществления итераций. О том, идентичны или неидентичны знаки указанны разностей сообщает триггер 8. Значения А- , на которые изменяют шаг JC, после каждой проверки на совпадение знаков упомянутых разностей, задаюся блоком 7 приращений шага.

Устройство работает следующим образом.

В исходном состоянии счетчик 4 настраивается в режим сложения и вместе с триггером 8 и регистрами- 9 и Ю сбрасывается в нуль. В счетчик 5 записываетсяначальная вепичкиа шага, равная единице-л - I, а переключатель I устанавливается в положение, при котором измеряемая величина гподводится ко входу АЦП 2 .

Производится аналого-цифровое преобразование X . Результат зования (со всили погрешностями АЦП 2 представленный в унитарном коде, ум ножается в июне 3 на j и полученное произведение по шине прямого счета вводится в реверсивный счетчик 4.

Если используемый АЦП 2 обладает мультипликативной,i и аддитивной (J погрешностями, то с учетом -т 1, зафиксированный ; в счетчике 4 код можно представить в ввпе,

lo(-Ki)X4p.

Этот код через сумматор II переписывается в .регистры 9 и Ю памяти. На выходе ЦАП 12 при этом образуется соответствующая однородная с измеряемой физическая величина.

Во втором такте переключатель I переводится в положение, при котором ко входу АЦП 2 подключается выход ЦАП 12. Производится аналогонцифровое преофазование сигнала ЦАП 12. Результат преобразования умножается в блоке 3 на . и полученное произвед ние вводится далее в счетчик 4, перестроенный к этому моменту в режим вы читания. ЕСЛИ,зафиксированная к моменту окончания второго такта разность в счетчике 4 имеет отрицательный знак, то результат вычитария записывается в дополнительном (инверсном) коде. При этом счетчик 4 неизбежно проходит через нулевое состояние. Этот переход отмечает деши|)ратор 6 и фиксирует три гер 8, перебросившись в 1. Если .разность имеет положительный знак, резул тат вычитания записывается в прямом коде, счетчик 4 через нуль не проходит и триггер 8 не перебрасывается. Таким образом, триггер 8 запомнит знак полученной разности. С учетом предположения, что и входная величина X и передаточная характеристшса АЦП 2 ( о1 и Р ) остаются неизменными за период измерения, а погрешности ЦАП 12 пренебрежимо мал первый скорректированный результат измерения может быть представлен в виде (f()| ,) Этот цифровой эквивалент с выхода сумматора 11 переписывается в регистры Ю и 9, затем счетчик 4 сбрасывается в исходное состояние. В третьем и четвертом тактах аналогичным образом преобразуются в код измеряемая величина повторно н полученный во втором такте, соответствующ первому скорректированному цифровому эквиваленту выходной сигнал ЦАП 12. В счетчике 4 фиксируется разность преобразованных величин, а с помощью дешифратора 6 и триггера 8 определяется, идентичен ли знак зафиксированной разности знаку запомненного ранее результата вычитания. Далее изменение величины шага У , определяемого значением храйяшегося в счетчике 5 кода, осуществляется по следующему правилу.. Если результат вычитания зафиксирован опять в инверсном коде, то триггер 8 возвращается в исходйое состояние, в противном случае он остается . Идентичность (неидентичность) зна ков говорит о необходимости увеличить (уменьшить) шаг .При этом в зависимости от состояния триггера 8 ревер сивный счетчик 4 настраивается в режим сложения или вычитания. После того, как режим работы счетчика 5 определен, на его счетный вход с выхода блока 7 задания приращений шага вьшолненного, например, в виде генератора импульсов ударного возбуждения, вводится некотчэрое число импульсов Л. , Таким образом, в счегчике 5 создается Новое значение шага - j ± Д. Второй скорректированный цифровой эквивалент с выхода сумматора 11 переписывается сначала в регистр 10, а затем в регистр 9. При этом для второго скорректированного результата получимi,X 1-4l-4l+dL)l-x,f-14)f4 p.)i--3-0 - i) (3) Далее в пятом и шестом измерительных тактах повторное преофазование X и новой выходной величины ЦАП 12 осуществляется в той лишь разницей, что при этом результаты их аналого-цифровых преобразований умножаются уже на шаг-д. Триггер 8 вновь будет сигнализировать «5 состоянии знаков двух последних разностей при введении следующей поправки Д-j к шагу , в результате чего образуется новое зкачейие шага ,Измерительно-вычислительный процесс далее осуществляется аналогично до тех пор, пока разность в реверсивном счетчике 4 не станет равна нулю. С учетом вышеуказаннь/х ограничений, для h -госкорректированного результата преобразования при такой организации измерительного процессасправедливо соотношение 5..,0(if )} -f(.)(4d,) (4) Задачей итерационнойкоррекции по- решностей, как известно, является беспечение стремления, к нулю погрешостей ,i и /5. Последнее теоретически озможно, если |l-T -0-«-dl)(5) Однако при этом необходимое число иклов п должно быть выбрано бескоечно большим.Указанное число итеаций может быть резко уменьшено, если дается подофать такую величину шаа л , чтобы .выражение (5) стало ввно нулю. Такой подбор шага j- осуществляется в результате реализации огшсатюй процедуры изменения кода счетчика 5 в соответствии с Г,-Г,±РА, При этом, если для какого-либо конечного « то выражение (5) обращается в нуль а следовательно и Ь также становятся равны нулю. Нетрудно заметить, что в известном устройстве шаг выбран постоянным и равным единице, Зто обстоятельство и огра шчивает его быстродействие, осо бенно при больших величинах погрешностей АЦП, Очевидно, что при / последующих пр образованиях входных величин в цифровой код, в соответствии с описанным, итерашш можно начинать сразу, исйоль- зуя шаг -f , полученный при преобразовании предыдущей величины. Зто также позволит существенно ув личить быстродействие предлагаемого устройства, так как в этом случае значение шага рдаже при прогрессирующ ем изменении передаточной характеристики .АЦП 2 будет все время уточняться. Формула изобретени Устройство гфеобразования аналог-к содержащеедвухпозиционный переключатель, входы Которого соединены с выхо дом цифроаналогового преобразователя и входной шиной устройства, а выход со входом. аналого-цифрового преофа.зователя, при этом первый ,второй, третий и четвертый выходы блока сЬнхрони зации соедшюны с управляющими входа переключателя, первого рех истра памяти, аналого-цифрового преобразователя 3 входом установки нуля первого реверсивного сче.тчика, отличающее - с я тем, что, ,с целью повышения бьютродействия, в него; введены сумматор, второй регистр памяти, второй реверсивный счетчик, дешифратор нулевого состояния первого реверсивного счетчика, триггер, блок задания приращений шага и множительный блок; включенный . между аналогонц ровым преобразователо(Л н первьтм реверсивным счетчиком, причем выход последнего через дешнф ратор его нулевого состояния соединен с динамическим входом триггера, выходы которого соединены с входами управления второго рев юивного счетчика, счетный вход которого соединен с выходом блока задания приращений шага, а выход - со вторым входом множительного блока, управляющий вход блока задания приращений и устансмвочный вход триггера соединены соответственно с пятым и шестьм выходами блока синхронизации, седьмой выход которого соединен с первым входом второгчэ регистра памяти, выход которого соединен со входом цнфроаналогового преофазовате- . ля и со вторым входом первого регистра памяти, а второй вход через сумматор соединен с выходсал первого регистра памяти, при этом второй вход сумматора соединен с выходом первого реверсивного счетчика. Источники информации, принятые во внимание при 1.Зрмельман М. А,, Автоматическая коррекция погрешностей измерительных устройств, М., Изд. стандартов, 1972. 2.Алиев Т. М. к др. Автоматическая коррекция погрешностей цЕфровых измерительных приборов. М., Энергия, 1975, с. 61, рис. 1-2.,