Аналоговый интегратор Советский патент 1981 года по МПК G06G7/18 

(54) АНАЛОГОВЫЙ ИНТЕГРАТОР

Изобретение относится к аналогово вычислительной технике и может быть использовано в аналоговых моделирующих устройствах,а также в электронны устройствах различного назначения. Известны аналоговые интеграторы, содержащие входной масштабный резистор, электронный ключ и усилитель, инвертирующий вход которого через накопительный элемент (конденсатор) связан с выходом устройства и Г 2. Недостатком данных устройств является погрешность интегрирования, обусловленная остаточным сопротивлением ключа в замкнутом состоянии, это сопротивление не может быть учтено при калибровке, так как является нелинейной функцией входного тока интегратора и температуры. Наиболее близким по технической сущности к предлагаемому является аналоговый интегратор, в котором температурная составляквдая данной тюгрешности частично устранена вспомогательной входной цепью отвода ток содержащей транзистор, характеристика которого идентична характеристике ключа на входе интегратора, за счет этого удается снизить влияние измене НИИ сопротивления ключа от изменений температуры и, следовательно, уменьшить погрешность интегрирования 2. Однако через ключевой и компенсирующий .транзисторы протекают разные токи, то вследствие неидентичности их характеристик компенсация возможна лишь в узком температурном диапазоне. В данном устройстве не устраняется другая составляющая погрешности, обусловленная зависимостью сопротивления ключа от входного сигнала интегратора.з Цель изобретения - повышение точности интегрирования. Поставленная цель достигается тем, что в аналоговый интегратор, содержащий операционный усилитель, накопительный элемент, масштабный резистор и ключ, причем инвертирующий вход операционного усилителя через последовательно включенные масштабный резистор и ключ связан со входом аналогового интегратора, а выход операционного усилителя соединен с выходом- ансшогового интегратора и первым выводом накопительного элемента, дополнительно введены два ключа, причем второй вывод накопительного элемента через первый дополнительный ключ связан с инвертирующим

входом операционного усилителя, а через второй дополнительный ключ с общим выводом основного ключа и масштабного резистора, а входы управления основного и второго дополнительного ключей объединены и подключены к первому управляквдему входу аналогового интегратора.

Кроме того, аналоговый интегратор содержит третий дополнительный ключ, причем общий вывод основного ключа и масштабного резистора через третий дополнительный ключ связан с шиной нулевого потенциала, а выходы управления первого и третьего дополнительных ключей объединены и подключены к второму управляющего входу аналогового интегратора.

На фиг. 1 дана структурная схема предлагаемого устройства/ на фиг.2 вариант выполнения устройства, отличающийся большей точностью в режиме съема и хранения информации.

Аналоговый интегратор содержит операционный усилитель 1,- накопительный элемент 2, масштабный резистор 3, ключ 4, первый и второй дополнительные ключи 5 и б соответстйеннЪ, третий дополнительный ключ 7 (фиг. 2).

Аналоговый интегратор работает слдующим образом.

В режиме интегрирования входного напряжения Е (t) замыкаются ключи

4и б, а ключ 5 размыкается. При этом вследствие того, что падение напряжения на ключе 4 ничтожно мало (обусловлено только малым входным током усилителя 1), потенциалы общих выводов резисторов 3 и ключей 4 и б и инвертирующего входа усилителя практически равны и близки к нулю. Поэтому ток через масштабный резистор и накопительный элемент 2 ЗС) E)/R , где R - сопротивление резистора 3 не зависит от сопротивлений ключей и определяется лишь входным напряжением, при этом напряжение на выходе усилителя 1 при нулевых начальных условиях и (t) Llc(t где г, - сопротивление ключа б в открытом состоянии, а UG(t)

(t)dt, где напряжение на элементе 2, С - его емкость. В режиме съема и хранения информации состояния ключей меняются на противоположные (ключи 4 и б размыкаются а ключ 5 замыкается), резистор 3 отключается от инвертирующего входа усилителя 1 и элемента 2, а отрицательная обратная связь замыкается через открытый ключ 5. При этом поскольку падение напряжения на ключе

5ничтожно мало (обусловлено только малым входным током усилителя 1), то выходное напряжение аналогового интегратора

E(t)dt

Ua с (Т) - ---1

где Т - длительность интервала интегрирования; определяется напряжением на накопительном элементе 2 и не зависит от остаточных сопротивлений ключей.

В аналоговом интеграторе (фиг. 2) в режиме съема и хранения информации ключ 7 замыкается и потенциал общих выводов масштабного резистора 3 и ключей 4 и б оказывается близким к нулевому, но так как потенциал входа

0 усилителя 1 также близок к нулю, а падение напряжения на ключе 5 ничтожно мало (обусловлено только входным током усилителя 1), то устраняется паразитный ток утечки из входной цепи

5 интегратора через разомкнутые ключи 4 и б, и, следовательно, повышается точность аналогового интегратора.

Таким образом, предлагаемое устройство позволяет повысить точность

0 интегрирования аналоговых сигналов, по сравнению с известными.

Формула изобретения

5 ключ, причем инвертирующий вход операционного усилителя через последовательно включенные ключ и масштабный резистор связан со входом аналогового интегратора, а выход операционного

0 усилителя соединен с выходом аналогового интегратора и первым выводом накопительного элемента, о т л и ч аю щ и и с я тем, что, с целью повышения точности интегрирования, в него дополнительно введены два ключа, причем второй вывод накопительного элемента через первый дополнительный ключ связан с инвертирующим входом операционного усилителя, а через вто0рой дополнительный ключ - с общим выводом основного ключа и масштабного резистора, а входы управления основного и второго дополнительного ключей объединены и подключены к первому управляющему входу аналогового инте5гратора.

0 масштабного резистора через третий дополнительный ключ связан с шиной нулевого потенциала, а выходы управления первого и третьего дополнительных ключей объединены и подключены

5

к второму управляющему входу аналого вого интегратора.

Источники информации, принятые во внимание при экспертизе

0 М., 1974, с. 261.

кл.9 7(8)С 1,опублик.19 7 3(прототип).