Устройство для контроля блоков постоянной памяти Советский патент 1981 года по МПК G11C29/00 

Изобретение относится к запоминающим устройствам.

Известны устройства для контроля блоков постоянной памяти П W t.

Одно -. из известных устройств содержит преобразователь параллельного кода в последовательный коммутатор, преобразователь, счетчик контрольного кода, счетчик адресов, блоки останова по адресу и контрольному коду, блок управления, выходной регистр, схему сравнения и блок свертки по модулю. Устройство позволяет осуществлять поразрядный контроль по модулю два и по контрольной сумме определенного массива чисел, считываемых с запоминающего блока tl

Недостатком этого устройства является невысокая точность контроля..

Наи6оле,е близким техническим решением к предлагаемому является устройство для контроля блоков постоянной памяти, содержащее сумматор, схему сравнения и схему установки контрольных чисел, позволяющее осуществлять контроль хранимой блоком памяти информации путем последовательного сум14ирования чисел на сумматоре без кольцевого переноса и последующего сравнения получеиной контрольной сумьаа с заранее подсчитанным эталоном

Недостатком этого устройства явля ется невысокая точность контроля при возникновении многократных овгабок,. к которым приводит отказ запоминающих микросхем.

Цепь изобретения - повышение точности контроля.

Поставленная цель достигается тем, что в устройство для контроля блоков постоянной памяти, содержащее сумматор прямой контрольной суммы, схему сравнения и группу регистров контрольных чисел, выходы которых соединены со входами первой группы входов схемы сравнения, управляющий вход и выхода которой являются соответственно управляющим входом и выходом устрой ства, входы сумматора прямой контрольной суммы являются информационн ми входами устройства, введены сумматор обратной контрольной суммы , и KOhfMyTBTOp, один из входов которог подключены ко входам, а другие входы к выходам сумматора прямой контроль- ной суммы, выходы коммутатора соединены со входами сумматора обратной контрольной суммы, выходы которого подключены ко входам второй группы входов схемы сравнения. На чертеже представлена функциональная схема предлагаемого устрой- ства. Устройство содержит контролируемый блок 1 постоянной памяти, сумматор 2 прямой контрольной суммы, коммутатор 3, сумматор 4 обратной ко трольной суммы, схему 5 сравнения и группу 6 регистров контрольных чисел Выходы регистров контрольных чисел группы 6 соединены со входами пе вой группы входов схемы 5 сравнения, управляющий вход и выход которой являются соответственно управляющим входом и выходом устройства. Входы сумматора 2 прямой контрольной суммы являются информационными вводами устройства. Одни из входов {Коммутатора 3 подключены ко входам, а другие входы - к вьгходам сумматора 2 прямой контрольной суммы. Выходы ком мутатора 3 соединены со входами сумматора 4 обратной контрольной суммы, выходы которого подключены ко входам второй группы входов схемь) 5 сравнения. Выходы контролируемого блока 1 постоянной памяти подключаются к информационнь1м входам устройства. Устройство работает следующим образом. После подачи на вход контролируемого блока 1 постоянной памяти упра ляюцего импульса и последовательности адресных сигналов, осуществляклцей последовательный перебор адресов, с выходов блока 1 памяти считываются многоразрядные слова. Считан ные слова направляются в сзмматор 2 прямой контрольной., суммы, где осуществляется сз ммирование считанны чисел. Крометого, считанные из блок 1 памяти слова направляются на ,один из входов коммутатора 3, рсуществлякщего обратную перекоммутацию разряд слов и их засыпку в сумматор 4 обратной контрольной суммы. Перекоммутация осуществляется следукяцим образом. Первый разряд считанного слова засылается в М--ый разряд, второй разряд - в (М-1)-ый разряд, М-ый разряд - в первый разряд сумматора 4 обратной контрольной суммы. Таким образом, при сложений чисел на сумматоре 4 обратной контрольной суммы единицы переполнения в разрядахчпередаются в обратном направлении, т.е. из-старшего разряда j в младший (). После окончания суммирования в сумматорах 2 и 4 накапливаются контрольные суммы, .первая из которых образована прямой, а вторая - обратной передачей единиц переноса в разрядах. Образованные- контрольные суммы складываются на сумматоре 4 обратной контрольной суммы для образования результирующей контрольной суммы. Результирующая контрольная сумма направляется на схему 5 сравнения, где сравнивается с контрольной информацией, содержащейся в регистрах контрольных чисел группы 6. При составлении.первой (прямой) контрольной суммы теряется часть информации об отказах в старших разрядах кодов чисел, эти ошибки являются необнаруживаемыми. Вероятность пропуска ошибки q типа стирания в старщих разрядах определеяется из выраженияП Л /П 1 ,:. где С - количество искаженных разрядов. Эти ощибки выявляются при составлении второй (обратной) контрольной суммы, что позволяет довести вероятность обнаружения ощибок до единицы не только в случае возникновения одиночных, но и многократных ошибок тнпа стирания. Технико-экономическое преимущество предлагаемого устройства заключается в более высокой по сравнению с известньм точности контроля. Формула изобретения Устройство для контроля блоков постоянной памяти, содержащее сумматор прямой контрольной суммы, схему сравнения и группу регистров контрольных чисел, выходы которых соединены со входами первой группы входов схемы сравнения, управляющий вход и выход которой являются соответственно управляющим входом и выхо дом устройства,, входы сумматора прямой контрольной суммы являются инфор мационными входами устройства, о т личающееся тем, что, с целью . повьшения точности контроля, оно содержит сумматор обратной контрольной суммы и коммутатор, одии из входов которого подключены ко входам а другие входы - к выходам сумматора

776216

прямой контрольной суммы, выходы коммутатора соединены со входами сумматора обратной контрольной суммы, вы-. ходы которого подключены ко входам 5 второй группы входов схемы сравнения.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР to № 642774, кл. G 11 С 29/00, 1979.

2.Клямко Э.И.. Схемный и тестовый контроль автоматических цифровых вы-.

числительных машин, М., Сов, радио, 1963, с. 192 (прототип).