Устройство для сортировки чисел Советский патент 1981 года по МПК G06F7/06 

(54) УСТЮЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ

Изобретение относится к автоматике и вычислительной технике и может быть использовано нри реализации технических средств цифровых контрольно-измерительных приборов, устройств автоматического управления, средств отображения информации и ЦВМ.

Известно устройство для сравнения двоичных чисел с допусками, содержащее двоичные счетчики, элементы И, ИЛ11, блоки сравнения, блок памяти 11.

Однако для данного устройства характерно большое время выполнения операции и от«утствие возможности обработки циклических кодов.

Наиболее близким к предложенному является устройство для сравнения двоичных чисел с допусками, которое содержит двоичный счетчик, управляющий вход которого через инвертор подключен к нпше управления, соединенной с одним из входов первого и второго элементов И и через формирователь импульсов со входом установки в нулевое состояние триггеров и двоичного счетчика, выходы двоичного счетчика подключены ко входам блока

сравнения, другие входы которого соединены с выходами блока памяти, управляющие входы которого под1слючены ко входам третьего и четвертого элементов И соответственно о и выходам первого триггера, вход установки этого триггера соещшен с выходом третьего элемента И, другой вход триггера подключен к входу блока сравнения и другому входу четвертого элемента И, выход которого соединен со входом установки в единичное состоя10ние второго триггера, инверсный выход которого подключен к одному из входов пятого элемента И, другой вход элемента И соединен с.прямым выходом первого триггера, а прямой выход второго триггера подключен к дру15гому входу второго элемента И 2.

Недостатком этого устройства является большое время вьшолнения операции стробировання и отсутствие возможности обработки циклических кодов.

20

Цель изобретения - повышение быстродействия и расширение функциональных возможностей за счет обеспечения сортировки циклических кодов.

Поставленная цель достигается тем, что в устройство для сортировки чисел, содержащее схему сравнения, элементы НЕ, ИЛИ-НЕ, И, .Исключающее ИЛИ, блок памяти, выходы которого соединены с входами первой группы схемы сравнения, выход которой подключен к первому входу элемента И, введены блок вычитания и коммутатор, причем информационные входы устройства соединены со входами первой группы блока вычитания, входы задания уставок устройства подключены ко входам второй группы блока вычитания, выход каждого i -го разряда которого, где i - 1,. 1,3. 0 - количество разрядов сортируемых чисел, соединен с первым входом i -го элемента Исключающее ИЛИ, выход i -то разряда блока блока вычитания подключен к первому информационному входу коммутатора, выход переноса блока вычитания через элемент НЕ соединен со вторым информационным входом коммутатора, выход которого подключен ко вторым входам элементов Исключающе ИЛИ, выходы элементов Исключающее ИЛИ с первого по п-ый соединены со входами второй группы схемы сравнения, выходы элементов Исключающее ИЛИ с (п+1)-го по 2 -и подключены ко входам элемента ИЛИ-НЕ, выход которого соединен со вторым входом элемента И, вход выбора режима устройства подключен ко входу управления коммутатора.

На чертеже представлена блок-схема устройства.

Устройство содержит блок 1 памяти,блок 2 вычитания, элемент НЕ 3, коммутатор 4, элементы Исключающее ИЛИ 5, 5Q, ..., 5g , элемент ИЛИ-НЕ 6, схему 7 сравнения, элемент И 8, входные шины 9 и 10, управляющий вход 11.

Устройство работает следующим образом.

На входную щину 9 блока 2 вычитагош подается цифровая информация в прямом коде о центре строба, а на входную шину 10 входные данные в инверсном коде. На выходах блока 2 вычитания появляется код разности кодов центра стробов и входной стробируемой информации.

При обработке линейных кодов на управляющий вход 11 коммутатора 4 подается сигнал логической единицы.

При этом на вторые входы элементов Исключающее ИЛИ 5 проходит информация со второго информационного входа коммутатора 4, т.е. сигналы переноса старшего разряда, прощедише через элемент НЕ 3 с ( +1)-го выхода блока 2 вычитания, а на первые входы элементов Исключающее ИЛИ 5 С 1, 2, ..., t -го выходов блока вычитания 2 поступает код разности кодов центра стробов и входной стробируемой информа1До1.

При обработке циклических кодов на управляющий вход 11 коммутатора 4 подается сигнал логического нуля, тогда на вторые входы элементов Исключающее ИЛИ 5 через

коммутатор 4 с f -го выхода блока 2 вычитания поступает сигнал старшего разряда кода разности кодов центра строба и входной стробируемой информации. Таким образом, на выходах элементов Исключающее ИЛИ 5

образуется код модуля разности кодов центра строба и входной стробируемой информации.

Сигналы младщих 1, 2, ... п разрядов кода модуля разности кодов центра строба и входной стробируемой информации с выходов

5 элементов Исключающее ИЛИ 5., Зл, ..., 5 поступают на вторые входы схемы 7 сравнения, на первые входы которой подается п-разрядный код размера строба с блока 1 памяти, а сигналы остальных (старших) разрядов кода

0 модуля разности кодов центра строба и входной стробируемой информации с выходов элементов Исключающее ИЛИ 5, S, .... 5g, поступают на входы элемента ИЛИ-НЕ 6. Если код младших разрядов кода модуля

5 разности кодов центра строба .и входной стробируемой информации меньше или равен п -разрядному коду размера строба, то на выходе схемы 7 сравнения появляется сигнал логической единицы, который поступает на

Q один из входов элемента И 8, при этом на выходе элемента И 8 он присутствует только в том случае, если ни на одном из выходов элементов Исключающее ИЛИ 5 нет сигнала логической единицы, в противном случае на выходе элемента ИЛИ-НЕ 6 появляется сигнал логического нуля, который запрещает прохождение сигнала логической единицы с выхода схемы 7 сравнения на выход устройства. Таким образом, сигнал логической единицы появляется на выходе элемента И 8, являющегося выходом устройства, только в том случае, если код модуля разности кодов центра строба и входной стробируемой информации меньше или равен коду размера строба, т.е. в устройстве осуществляется математическое

стробирование.

Применение изобретения позволяет уменьшить время вьшолнения операции, а также с помощью одного устройства обрабатывать как линейные, так и циклические коды.

Формула изобретения

Устройство для сортировки чисел, содержащее схему сравнения, элементы НЕ, ИЛИ-НЕ, И, Исключающее ИЛИ, блок памяти, выходы которого соединены с входами первой группы схемы сравнения, выход которой подключен к первому входу элемента И, отличающееся тем, что, с целью повышения быстродействия и расширения функциональных возможностей за счет обеспечения сортировки циклических кодов, в иего введены блок вычитания и коммутатор, причем информационные входы устройства соединены со входами первой группы блока вычитания, входы задания установок устройства подключены ко входам второй группы блока вычитания, выход каждого i -го разряда которого, где 1-1, ..., И , а - количество разрядов сортируемых чисел, соединен с первым входом 1 -го элемеита Исключающее ИЛИ, выход 8 -го разряда блока вычитания подключен к первому информационному входу коммутатора, выход переноса блока вычитания через элемент НЕ соединен со вторым информационным 881 5 10 5 56 входом коммутатора, выход которого подключен ко вторьпм входам элементов Исключающее ИЛИ, выходы злементов Исключающее ИЛИ с первого по п -ый соединены со входами второй группы схемы сравнения, выходы злементов Исключающее ИЛИ с (п +1)-го по F -и подключены ко входам элемента ИЛИ-НЕ, выход которого соединен со вторым входом элемента И, вход выбора режима устройства подключен ко входу управления ком мутатора. Источники информации, принятые во внимание при экшертизе 1. Авторское свидетельство СССР № 543936, кл. G 06 F 7/04, 1975. 2. Авторское свидетельство СССР № 538358, кл. G 06 F 7/04, 1976 (прототип).