Запоминающее устройство с защитой информации при отключении питания Советский патент 1981 года по МПК G11C11/00 

Изобретение может быть использована при разработке полупроводниковой памяти. Известны запоминающие устройства (ЗУ) с защитой информации при отклю.чении питания 1,2. Одно из известных ЗУ содержит бло ки памяти с накопителями на основе полупроводниковых запоминающих элементов, в которых параллельно соедйнены соответствующие шины X и У, шины выбора корпуса (кристалла), записи-считывания, входные и выходные информационные шины Недостатком этого устройства является то, что при снятии питания информация не сохраняется. Из известных устройств наиболее близким техническим решением к изобретению является ЗУ, содержащее осно ной, вторичный и батарейный источники питания, основной переключатель энергопитания, стабилизатор напряжения, память (одноразрядные блоки памяти), электронный переключатель питаний, соединенный по входам с выходами первичного источника питания и стабилизатора напряжения, а по выходу - с памятью, в котором вход системы соединен с основным переключателем энергопитания и вторичным источником питания, выходы вторичного и батарейного источников подключены ко входу стабилизатора напряжения, а выход основного переключателя энергопитания соединен со входом основного источника питания Г2}. Недостатком этого устройства является то, что память в режиме работы и хранения постоянно находится под напряжением, что приводит к уменьшению ее ресурса работы, увеличению потребляемой мощности и снижению надежности устройства в целом. Целью изобретения является повыше ние надежности устройства.. Поставленная цель достигается тем, что в ЗУ с защитой информации при 38 отключении питания, содержащее блоки памяти, элементы ИЛИ, первую труп пу элементов И и источники питания, причем входы элементов ИЛИ подключены к первому источнику питания, первые входы элементов И первой группы соединены со вторым источником питания, выходы элементов ИЛИ подключены соответственно к выходам элементов И первой группы и входам питания блоков памяти, .введены триггеры и вторая группа элементов И, Первые входы элементов И второй группы являются соответственно адресными входами устройства, вторые входы соединены t управляющей шиной, а выходы подключены соответственно к первым входам триггеров, вторые входы котор соединены со входами питания соответ ствующих блоков памяти. Инверсные вы ходы триггеров подключены ко вторым входам соответствующих элементов И первой группы. На чертеже изображена структурная схема предложенного устройства. Устройство содержит блоки памяти {полупроводникового типа, одноразрядные), первый основной источник питания 2, второй источник питания 3 (батарейного типа), триггеры k, образующие регистр управления питанием блоков памяти, первую и вторую группы элементов И 5 и 6 и элементы ИЛИ 7 Входы элементов ИЛИ 7 подключены к источнику питания 2, Первые входы элементов И 5 первой группы соединены с источником питания 3. Выходы элементов ИЛИ 7 подключены соответст венно к выходам элементов И 5 первой группы и входам питания блоков памяти 1 . Первые входы элементов И 6 второй группы являются соответственно адрес ными входами 9-устройства, вторые входы соединены с управляющей шиной а выходы подключены соответственно к первым входам триггеров 4. Вторые входы триггеров k соединены со входа ми питания соответствующих блоков па мяти 1, а инверсные выходы с вторыми входами соответствующих элементов И Устройство работает следующим образом, В исходном состоянии питание с источника питания 2 не подается, на управляющей тине 8 сигнал отсутствует, элементы И 5 и 6 и элементы ИЛИ закрыты, питание на триггеры и блоки памяти 1 не подается. Для работы устройства в режиме приема и выдачи информации с источника питания 2 подается питание, элементы ИЛИ. 7 открываются, и питание поступает на блоки памяти 1, Хранение информации осуществляется в нескольких режимах. 6 режиме кратковременного хранения информации перед снятием питания источника, питания 2 в блоки памяти 1 записывается информация, подлежащая хранению, на шину 8 подается сигнал, открывающий элементы И 6. На адресные входы 9 устройства подается такой код, который устанавивает триггеры в единичное состояние. При этом элементы И 5 открываются и подключают источник питания 3 к блокам па(ти 1 , после чего отключается источник питания 2. В режиме долговременного хранения ограниченной информации перед отключением источника питания 2 в один или несколько блоков памяти 1 производится запись информации, подлежащей хранению. Затем на шину 8 подается сигнал, открывающий элементы И 6, а на входы 9 - такой код нулей и единиц, который устанавливает соответствующие элементы И 5 и 6 и триггеры Ц в состояние, обеспечивающее подачу питания от источника питания 3 на входы тех блоков памяти 1, в которые записана информация, подлежащая хранению. После отключения источника питания 2 блоки памяти 1 и соответствующие триггеры-4 обеспечиваются, за исключением тех, на входы которых подано питание от источника питания 3 в соответствии с сигналами на входах 9 устройства. Информация, подлежащая хранению, может быть любой, в том числе и информацией самого ЗУ, преобразованная из формата п-разрядных слов в т-разрядное слово , где 1 m nПричем объем хранимой информации не должен превышать - 2 слов или т2 бит (где а - разрядность адреса ЗУ) . Для равномерного расходования ресурса блоков памяти 2 при длительном, хранении производится периодическая смена дежурных разрядов, Максимальный ресурс будет в том случае, когда информация хранится поочередно в каждом блоке памяти2 в течение времени , пТ , где л - число блоков памяти; ресурс одного блока памяти В режиме длительного хранения ограниченной информации может быть выделено несколько дежурных разрядов хранящих одинаковую информацию, что дает возможность сохранить ее при отказе отдельных разрядов. При пкратном резервировании информация сохраняется даже в том случае, если откажет п-1 блоков памяти 1 . При неисправности отд,ельных блоко памяти 1, отказ которых заранее определен, например аппаратнь1М, тестовым или другими видами контроля, указанные блоки памяти 1 заранее исключаются из дежурного режима длительного хранения ограниченной информации, что повышает надежность хранения информации оставшихся исправных разрядов.. При этом минимально потребляется мощность в режиме длительного хранения ограниченной информации, так как питание подается только в дежурные одноразрядные блоки памяти 1 . Технико-экономическое преимущество предложенного устройства заключается в его более высокой надежности. Формула изобретения Запоминающее устройство с защитой информации при отключении питания. 5д содержащее блоки памяти, элементы ИЛИ, первую группу элементов И ., источники питания, причем входы элементов ИЛИ подключены к первому источнику ,(итания, первые входы элементов И первой группы соединены со вторым источником питания, выходы элементов ИЛИ подключены соответственно к выходам элементов И первой групппы и входам питания блоков памяти, отличающеес я тем, что, с целью повышения надежности устройства, оно содержит триггеры и вторую группу элементов И, причем первые входы элементов И второй группы являются соответственно адресными входами устройства, вторые входы соединены с управляющей шиной, а выходы подключены соответственно к первым входам триггеров, вторые входы которых соединены со входами питания соответствующих блоков памяти, инверсные выходы триггеров подключены ко вторым входам соответствующих элементов И первой группы. Источники информации, принятые во внимание при экспертизе 1.Каган Б.М. Электронные вычислительные машины и системы. М., Энер1979, с.131-138. 2.Патент США № 3980935, кл. G 11 С , 1976 (прототип).

4/

THJ

г

/