Устройство для анализа формы непереодических импульсных сигналов Советский патент 1981 года по МПК G01R29/02 

3 занного с входом счетчика адреса записи, и запоминаюищй блок, снабжено блоком сравне1щя кодов, счетчиком равных значений, вторым регастром, блоком выбора режима, накопителем информации, коммутатором адресов, генераторо сигналов считьтания, счетчиком адреса считьшания и блоком сравнения адресов, первый вход которого соединен с первым информационным входом коммутатора адресов и выходом счетчи ка адреса записи, второй вход - со вторым ин формационным входом коммутатора адресов и выходом счетчика адреса считывания , а выход с входом генератора сигналов считывания, выход которого подключен к входу счетчика адреса считывания и второму входу блока выбора режима, первый вход которого связан с.выходом формирователя импульсов, второй выход - с входом управления коммутатора. адресов, а первый выход - с входом управления режимов запоминающего блока, адресный вход которого соединен с выходом коммутатора адресов, выход - с входом накопителя информации, второй информационный вход - со вторым выходом счетчика равных значений, а первый информационный вход - с выходом второго регистра и вторым входом блока сравнения кодов, первьш вход которого подключен к выходу первого регистра и входу второго регисура, второй выход - к второму входу элемента ИЛИ, а первый выход - ко входу счетчика равных значений, выход которого связан с первым входом злемента ИЛИ. На чертеже представлена структурная электрическая схема предлагаемого устройства. Устройство состоит из аналого-цифрового преобразователя 1, первого регистра 2, блока 3 сравнения кодов, счег-шка 4 равных значений, злемента 5 ИЛИ, генератора 6 тактовых импул сов, второго регистра 7, формирователя 8 импульсов, блока 9 выбора режима, счетчика 10 адреса записи, накопителя 11 информации, запоминающего блока 12, коммутатора 13 адресов, генератора 14 сигналов считьшания, счетчика 15 адреса считьшания и блока 16 сравнения адресов. Устройство работает следующим образом. Исследуемый сигнал поступает на первый вход аналого-цифрового преобразователя 1, на второй вход которого с тактовой частотой подаются И1ушульсы генератора 6. Цифровое значение преобразованного сигнала запоминается первым регистром 2 на один такт. Со следующим тактом информация из первого регистра 2 переписывается во второй регистр 7. С выхо дов регистров 2 и 7 информация поступает на входы блока 3 сравнения кодов. В случае неравенства кодов на втором выходе блока 3 сравнения кодов возникает сигнал, который по дается на второй вход элемента 5 ИЛИ. В слу чае равенства кодов сигнал возникает на первом выходе блока 3 сравнения кодов. Этот сигнал поступает на вход счетчика 4 равных значений, в котором подсчитывается количество выборок сигнала с равными амплитудами, следующих друг за другом. Информация о состоянии счетчика 4 подается с его второго выхоДЗ на второй информационный вход запоминающего блока 12. При переполнении счетчика 4 на его первом выходе возникает сигнал, поступающий на первый вход элемента 5 ИЛИ. Выходной сигнал элемента 5 ИЛИ запускает формирователь 8 импульсов, выходной сигнал которого подается на вход, счетчика 10 адреса записи и первый вход блока 9 выбора режима. По этому сигналу на втором выходе блока 9 выбора режима формируется сигнал разрешения прохождения адреса записи через коммутатор 13 адресов на .адресный вход запоминающего блока 12. На управляющий режимом вход запоминающего блока 12 поступает сигнал с первого выхода блока 9 выбора режима и разрешает запись информации с выхода второго регистра 7 и выхода счетичка 4 по адресу, сформированному счетчиком 10 адреса записи. При поступлении на вход счетчика 15 и второй вход блока 9 выбора режима сигнала считывания с выхода генератора 14 запоминающий блок 12 переводится в режим считьшания, и разрешается прохождение сигнала адреса считьтания с выхода счетчика 15 через коммутатор 13 адресов на адресный вход запоминающего блока 12 . При этом на выходе запоминающего блока 12 формируется информация которая записьшается с помощью накопителя 11 информации. Сигналы записи и считывания задерживаются в блоке 9 выбора режима, если ко времени их прихода противоположный режим закончился. Блок 16 сравнения адресов производит анализ разности адресов записи и считывания . В случае их равенства работа генератора 14 сигналов считьшания запрещается, и информащ я в накопитель 11 не вьщается. Выдача информации разрешается, если разность адресов записи и считьгеания больше нуля. Предлагаемое устройство обеспечивает анализ сигнала перед регистрацией, в результате чего на регистрацию поступает информация об амплитуде выборки сигнала, значение которой отличается от предыдущего запомненного и зарегистрированного значения. Это позволяет устранить избыточность и производить анализ формы как отдельных сигналов, так и всего процесса в течение длительного промежутка времени. Так как одновременно с амплитудами выборок регастрируются и временные соотношения, то могут быть воспроизведены как форма сигналов. гак и временные соотношения исследуемого процесса. Формула изобретения Устройство для анализа формы непериодичес ких импульсных сигналов, содержащее аналогоцифровой преобразователь, первьй вход кото рого соединен с шиной исследуемого сигнала, второй вход - с выходом генератора тактовых импульсов, а выход - с входом первого регис ра, элемент ИЛИ, выход которого подключен к входу формирователя импульсов, выходом связанного с входом счетчика адреса записи, и запоминающий блок, отличающеес я тем, что, с целью расширения функционал ных возможностей, оно снабжено блоком сравнения кодов, счетчиком равных значений, вторым регистром, блоком выбора режима, наког пителем информации, коммутатором адресов, генератором сшналов считьшания, счетчиком адреса считьшания и блоком сравнения адресов, первый вход которого соединен с первым информационным входом коммутатора адресов и выходом счетчика адреса записи, второй вход со вторым информащюнным входом комму-, татора адресов и выходом счетчика адреса 24 считывания, а выход - с входом генератора сигналов считывания, выход которого подключен к входу счетчика считьюания и второму входу блока выбора режима, первый вход которого связан с выходом формирователя импульсов, второй выход - с входом управле-«. ния коммутатора адресов, а первый выход - с входом управления режимом запоминающего блока, адресный вход которого соединен с выходом коммутатора адресов, выход - с входом накопите.ш информации, второй кнформациоиный вход - со вторым выходом ,счегмка равных значений, а первый информационный вход - с выходом второго регистра и вторым входом блока сравнения кодов. Первый вход которого подключен к выходу первого регистра и входу второго регистра, второй выход - ко второму входу элемента ИЛИ, а первый выход - к входу счетчика равных значений, выход которого связан с первым входом элемента ИЛИ. Источники информации, принятые во BHHMaiffle при экспертизе 1. Заявка ФРГ № 2017513, кл. G01 R 29/02, 1974. 2. Авторское свидетельство СССР № 515280, кл. Н 03 К 13/14, 1974 (прототип).