Устройство для диагностирования логических узлов Советский патент 1981 года по МПК G06F11/26 

Описание патента на изобретение SU892447A1

(54) УСТРОЙСТВО ДЛЯ ДИАГНОСТИРОВАНИЯ ЛОГИЧЕСКИХ УЗЛОВ

Похожие патенты SU892447A1

название год авторы номер документа
Устройство для контроля логических узлов 1983
  • Берковская Тамара Александровна
  • Дядюченко Юрий Павлович
  • Кузьмина Галина Васильевна
  • Фирле Валентина Васильевна
  • Шек-Иовсепянц Рубен Ашотович
SU1129616A1
Устройство для обучения операторов 1989
  • Юсупов Малик Зарифович
  • Шлемин Аркадий Васильевич
  • Шамаев Евгений Петрович
SU1709372A1
Устройство для диагностики цифровых блоков 1988
  • Роженцов Валерий Витальевич
SU1674129A1
Устройство для задания тестов 1985
  • Самсонов Владимир Ильич
  • Ефремов Дмитрий Александрович
  • Чайка Владимир Борисович
SU1290265A1
Устройство для контроля цифровых блоков 1986
  • Борщевич Виктор Иванович
  • Жданов Владимир Дмитриевич
  • Бодян Геннадий Константинович
  • Сидоренко Вячеслав Васильевич
  • Филимонов Сергей Николаевич
  • Морщинин Евгений Викторович
SU1383368A1
Устройство для контроля систем управления 1979
  • Мирзабеков Армен Айрапетович
  • Козлова Надежда Ивановна
  • Герасимов Евгений Ростиславович
SU789977A1
Способ диагностики отказов динамических объектов и устройство для его осуществления 1990
  • Серый Виктор Валерьевич
  • Королев Петр Михайлович
  • Сорокин Виталий Матвеевич
  • Кретинин Олег Васильевич
  • Кварталов Александр Рафаилович
  • Ондрин Сергей Александрович
  • Крылов Игорь Петрович
SU1718190A1
Устройство тестового контроля цифровых блоков 1985
  • Нерубацкий Вадим Алексеевич
  • Подунаев Георгий Александрович
  • Саксонов Виктор Федорович
  • Ташлинский Александр Григорьевич
  • Шнайдер Федор Фридрихович
SU1315982A1
Устройство для контроля цифровых блоков 1987
  • Андреев Александр Николаевич
  • Белов Михаил Юрьевич
  • Водовозов Александр Михайлович
  • Лабичев Виктор Николаевич
  • Моторин Юрий Михайлович
  • Сачков Алексей Александрович
  • Сиротюк Николай Павлович
SU1587515A1
Устройство для сопряжения ЭВМ с объектами управления 1986
  • Голицын Валентин Васильевич
  • Новаченко Александр Борисович
SU1401469A1

Иллюстрации к изобретению SU 892 447 A1

Реферат патента 1981 года Устройство для диагностирования логических узлов

Формула изобретения SU 892 447 A1

1

Изобретение относится к вычислительной технике и может быть использовано в системах технического диагностирования дискретных узлов.

Известны устройства.для диагностирования логических узлов, содержащие генератор воздействий, блок сравнения, памяти и блок индикации 13.

Однако поиск неисправностей в диокретных узлах при помощи этого ycrpoftства связан с большими затратами и требует большого объема памяти для размещения информации диагностических словарей или диагностических программ.

Наиболее близким по технической сущности к преалагаем(я«1у является устройство для двагностирования логине- ских узлов, содержащее блок памяти, адресный вход которого подключен к выходу первого коммутатора, перыяб информационный выход - к первому входу формирователя стро импульсов, второй информационны выход - к входу задатчика

времени контроля, третий информационный выход - к входу регистра последовательности контроля, четвертый информационный выход - к входу первого регистра, а синхровход - к синхровходу адресного коммутатора, к синхровходу генератора стимулов и к выходу блока синхронизации, выход регистра последовательности контроля и первый выход задатчика времени контроля подсоединены к соответствующим входам генератора ст мулов, выход которого подключен к первому входу второго коммутатора, второй которого соединен с первым выходом первого регистра, второй вход которого

fS подключен к первсму входу блока сравнения, выходы второго ксммутатора являются контрольными выходами устройства, второй выход задатчика времени контроля соединен с временным входом формироваXтеля строб-импульсов, выход которого подключен к первому входу формирователя кодов, второй вход которого соединен с выходом блока пороговых элементов, входы которого являются контрольными входами устройства, выход фор цфователя кодов соединен -со вторым входом блока сравнения Г2.

Недостатком устройства является огра- ииченное быстродействие и сложность, зависящие от необходимости обработки большого массива информации, содержащегог ся в таблице функций неисправностей (ТФН).

Цель изобретения - потаьпиение быстродействия устройства и его упрощение.

Указанная цель достигается тем, что устройство содержит группу блоков суммирования логических произведений и сдвиговый регистр, информационный вход которого соединен с выходом блока сравнения, синхровход - с выходом блока си хрониэашш, а выходы - с входами группы блоков суммирования логических произведений, выходы которых являются входами вторсто регистра, синзфовход которого соединен с ылхоасм блока сиюсроивзадив, а выход подключен к выходу ннаикацив устройства, вход управления которого со единен с входс л первого коммутатора.

На фиг. 1 представлена схема устройства; на фиг. 2 .- возможное выполнение блока управления.

В основу предложения положен переход от кодов, заключенных в сто/йцах ТФН, к двоичным кодам, шестнадцатиричное представление которых однозначно указывает номер столбца. В этом случае для поиска неис фавностей отпадает необходимость в использовании габлниы функций неисправностей ().

Коды, однозначно указывающие на номер неисправности, содеркатся в так н« Функции F, i (1)3 имеют вид:.

Pi-Ma M- ;

Fn G 3sNC5., F3-(5n65 v6aSj

зываемой таблице минимальных кодов неисправностей, первая строка которой представляет последовательность чередук щихся цифр О и 1, вторая - ОО и 11, третья - ОООО и 1111, четвертая ОООО ОООО к 1111 1111 и т.д. Первый столбец такой таблицы представляет код нуля, второй - единицы, третийчисла два и т.д. Если обозначить через m число неисправностей (число столбцов) ТФН, то число строк соответствующей таблицы минимальных кодов неисправностей равно Sotff m , увеличенному до ближайшего целого.

Для любой ТФН, содержащей попарно различимые .столбцы, можно найти логическиефункции F, Prj , Pn такие,

что комбинация их значений Р„(л))р,.

(V) ) F (V) на некотором коде

указывает в таблице минимальных кодов неисправностей номер соответствующей неисправности.

Здесь г - число строк в таблице мини- мальных кодов неисправностей;

V - код, представляющий собой одностолбцовую матрицу, элемент которой равен нулю, если реакция узла на элементарном тесте (стимулирующем воздействии) совпала с эталонным значением, и единице в противном случае; F:J(A)), 1(1) - значение двоичного разряда кода номера неисправности.

Простейшая ТФН представлена в таблице

Если в результате диагностироваивя получен код -j) 101001, то

F() FI(A) F ( V ) 000 О (узел не содержит неисправностей), и еспи, например, V -lOlOlO, то FjCV ) Fij( V )

F(V)-11O 6 (вузле содержится неисправность ).

Предлагаемое устройство содержит блок 1 памяти, первый и второй коммутаторы 2 и 3, регистр 4 последовательности контроля, зацатчик 5 времени контроля блок 6 синкронизации, первый и второй регистры 7 и 8, сдвиговый регистр 9, генератор 10 стимулов, блок 11 сравнения, формирователь 12 строб-импульсов, блок 13 пороговых элементов, формирователь 14 кодов, блок 15 суммирования логических произведений, ш 1ходы 16 и 17 управления и индикации устройства, блок 18 управления, генератор 19 тактовых импульсов (ГТИ), первый 2О и второй 21 счетчики, дешифратор 22.

Блок 1 служит для хранения тестовой информации, включающей охгасания стимулирующих воздействий и эталонных реакций узла .

Регистр 4, задатчик 5 и блок 6 совместно с генератором 1О предназначены для формирования и посылки в диагностируемый узел через кс мутатор 3 стимулирующих воздействий, а также для синхронизации работы всех функциональных элементов устройства.

Регистр 7 предназначен для расстановки разрядов комбинаций необходимой длины и последовательности. Конструктивно он выполнен в виде регистра памяти с управляемыми входами записи 1 и установки О.

Формирователь 12, блок 13 и формирователь 14 предназначены для приема и контроля выходных сигналов логического узла и формирования из них кода реакции.

Блок 11 предназначен для поразрядного сравнения кода реакции с эталонным кодом. Он представляет собой схему, выполняющую операцию отрицания равнозначности и формирующего признак результата. Последний равен едкиице, если коды le совпадают, и нулю в противиом случае.

Сдвиговый регистр 9 предназначен . для формирования кода V На один вход регистра 9 подается признак результата, вырабатываемый в блоке 11, а иа Другой - сигнал сдвига из блока 6.

Блоки 15 по коду) фс Еямируют нкют, представляющие сумму логических произведений.

Регистр 8 предназначен для ивдшсашш номера обнаруженной неисправности.

Установка регистра 8 в ноль и управление записью в него кода осуществляется блоком 6. Воетложный вариант реализации блока 18 представлен на фиг. 2, где генератор 19, счетчик 20, дешифратор 22 образуют блок б, счетчик 21с предварительной установкой начального

значения из блока 1 памяти совместно с ГТЙ 19 образует задатчик 5, регистр 4 представляет собой регистр с в одной логикой.

Устройство работает следующим образом.

Генератор 10 по команде из блока 1 вырабатывает последовательность сигналов, которые через коммутатор 3 подаются на входы объектов диагностирования.

Начальный адрес команды блока 1 устанавливается с панели управления через ксммутатор 2. Формирователь 12, блок 13 и формирователь 14 формируют реакцию объекта в виде многоразрядного кода, который посылается в блок 11. Пооледний сравнивает этот код с кодом эталонной реакции и формирует признак результата, записываемый в младший разряд сдвигового регистра 9.

После посылки в диагностируемый объект всей последовательности стимулирующих воздействий и записи со сдвигом на один разряд .в регистр 9 признаков результатов, вырабатываемых блоком 11,

в сдвиговом регистре 9 образуется код/.

На выходах блоков 16 формируются логические значения сигналов, которые по сигналу блока 18 заносятся в регистр 8. Код, полученный в регистре 8, однозначно определяет номер содержащейся в объекте неисправности либо, подмножест ва подозрюваемых неисправностей, связанных отношением эквивалентности.

Таким образом, устройство позволяет

находить неисправности за время, равное времени контроля логического узла, что сокращает время локализации неисправностей в 3-5 раз а исключение обращения к ТФН - уменьшить в 4-6 раз объем памяти, занимаемой диагностической инфо1 1а1щей. Так, для диагностирования узла, имеющего 30 входов и 30 шлходов и 1ООО потенциально возможных неис1 равностей, как правило, требует около 50 проверок с объемом памяти, занимаемым диагностическими таблицами около 8 Кбайт. Предложенному устройству потребляется память объемом 1,5 кбайта .

55

Формула изобретений

Устройство для диагностирования ло гических узлов, содержащее блок памяти. адресный вход которого подключен к выходу первого коммутатора, первый информационный выход - к входу формирователя сгроб-импульсов, второй информаш1О1 ный выход - к входу зааатчика времени контроля, третий информационный выхо/ь к входу регистра последовательности контроля, четвертый информационный вы ход - к вхоцу пе( регистре, а синхровход - к синхровходу адресного ком- мутатчзра, к синхровходу генератора стимулов и к выходу блока синхронизации, выходы регистра последовательности конт роля и перы}1й выход задатчнка времени контроля подсоединены t соответствующим входам генератора стимупоъ, выходкоторого подключен к первому входу второго коммутатора, второй вход которого соединен с первым выходе первого регистра, второй вход которого подключен к первсчлу входу блока сравнения, выходы второго коммутатора являются конт рольными выходеми устройства, второй выход за датчика времени контроля соеш нен с временным входом формирователя cTpofr-импульсов, выход которого подклк чен к первому входу фо|э«{ирователя кодов, второй вход которого соединен с вы ходом блока пороговых элементов, входы которого являются контрольными входами устройства, выход формирователя кодов соединен со вторым входом блока сра&нения, отличающееся т&л, что, с целью повышения быстродействия устройства и его упрощения, оно содерэвят группу блоков суммирования логических произведений и сдвиговый регистр, информационный вход которого соединен с выходом блока сравнения, синхровход - с выходом блока синхронизации, а выходыс входами блоков суммирования логичеоких произведений группы, выходы которых соединены со входами второго регистра, синхровход которого соединен с выходом блока синхронизации, а выход подключен к выходу индикации устройства, вход yitравления которого соединен с входом первого коммутатора Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство N 469971, кл. q 06 F 11/00, 1977. 2.Авторское свидетельство СССР Ne 613324, кл. Q 06 F 11/О4, 1978 (прототип).

.

Q f-H I

Ю Ж

2f

SU 892 447 A1

Авторы

Баранов Игорь Алексеевич

Веревкин Александр Юрьевич

Даты

1981-12-23Публикация

1979-10-23Подача