Цифровой интегратор Советский патент 1982 года по МПК G06F7/64 

(54) ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к вычислитель ной технике и может быть использовано в качестве решающего блока цифровых интегрирующих машин или специализированных вычислителей интегрирующего типе.

Известен цифровой интегратор, содержаший устройство формирования и хранения входных приращений, первый сумма- тор, регистр подынтегральной функции, схему умножения, второй сумматор, регистр остатков, схему ИЛИ, дополнительный сдвиговый регистр, три схемы ИШ .

Недостатком данного интегратора является погрешность, возникающая вследствие квантования переменных.

ч

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее регистр и сумматор подынтегральной функции, блок умножения, сумматор и регистр остатка интеграла, стохастический переключатель, входной и выходной блоки

Недостатком данного устройства явля-; ется погрешность, линейно возрастаклдая i с ростом переменной интегрировашГя.

Цель изобретения - повышение ;точности вычисления интеграла.

Поставленная цель достигается тем, что в интегратор, содержащий первый регистр и первый сумматор, первый вход которого соединен с входом приращений подынтегральной функции интегратора,

10 выход - с первым входом первого блока умножения и входом первого регистра, второй вход первого блока умножения соединен с входом приращений переменной интегратора, а выход соединен с первым

15 входом второго сумматора, выход которого соединен с первым входом первого элемента И, выход которого является выходом интегратора, выход первого регистра соединен со вторым входом первого

20 сумматора, выход второго сумматора ;соединен со входом второго регистра, выходы младших разрядов которого соединены со вторым входом второго сумматора и 3903 образуют второй выход интегратора, ход старшего разряда второго регистра подключен к второму входу первого элеменга И, введены второй и третий блоки умножения, третий и четвертый сумматоры, третий и четвертый регистры-, второй й третий элементы И, причем, входы вто|)ого блока умножения соединены с входом приращений переменной интегрирования И первым входом остатка интегратора. соответственно, выход второго блока умножения соединен с первым вчопом третьего сумматора, выход которого соединен с первым входом второго г.цэмента И и входом третьего регистра, выходы младших разрядов которого соединеш с вторым входом третьего сумматора, а выход старшего разряда со вторым входом второго элемента И, выход которого подключен к третьему входу второго сумматора, входы третьего блока умножения соединены с входом приращений подынтегральной функции интегратора и вторым входом остатка интегратора, выход третьвго блока умножения соединен с первым Ьходом четвертого сумма тор а,, выход которого соединен с первым входом третьего элемента И и входом четвертого регистра, выходы младшта разрядов которой го соединены с вторым входом четвертого сумматора, выход третьего элемента И соединен с четвертым входом второго сумматора, выход старшего разряда четвертого регистра соединен со вторым входом третьего элемента И. Блок-схема цифрового интегратора представлена на чертеже. Интегратор содержит первый сумматор 1 и первый регистр 2 подынтегральной функции, вход 3 приращения подынтегральной функции, первый блок умножения 4, вход 5 приращений переменной, второй сумматор 6 и второй регистр 7 остатка интеграла, первый элемент И 8, выход приращений интеграла 9, вход 10 остатка интеграла, предыдущего интегратора по цепи подынтегральной функции, соединенный с вторым блоком умножения 11, третий сумматор 12 . и третий регистр 13, второй эеэлемент . И 14, вход 15 остатка интеграла предыдущего интегратора (по цепи переменной интегрирова11ИЯ), соединенный с третьим блоком умножения 16, четвертый сумматор 17, и четвертый регистр 18, третий элемент И 19 и выход 20 остатка интеграла для

послЬдующих интеграторов.

Интегратор работает следующим образом.

го соединен с первым входом первого элемента И, выход которого является первым выходом интегратора, выход пер 54 Приращения подынтегральной функции поступают .на вход 3 и посредством сумматора 1 образуют в регистре 2 значения подынтегральной функции. Последние подаются в блок умножения 4, умножаются на приращение переменной интегрирования, полученные произведения накаппиваются с помощью сумматора 6 в регистре 7 и представляют собой значения интеграла, но без учета эффекта квантования. Элемент И 8 следит за переполнением регистра 7 и формирует на выход интегратора прирашения интеграла. На вход 10 приходят значения остатка . подынтегральной функции из предыдущего интегратора. Они умножаются в блоке 11 приращения переменной интегрирования, g полученныепроизведения накапливаются в регистре 13 пйсредством сумматора 12. Переполнения регистра 13 контролируются вторым элементом И 14, на выходе которого формируется величина переполнения. Аналогично на вход 15 приходят значения остатка переменной интегрирования благодаря блоку 16. сумматору 17 и регистру 18 на выходе третьего элемен та И 19 формируется величина переполне„ 3. Выходы элементов 14 и 19 подклк ены ко входам сумматора 6. При этом в регистре остатка 7 интеграла накапливается величина остатка. Использование новых элементов-сумматоров, регистров и блоков умножения приводит к компенсации погрешности квантования и, следовательно, к повышению точности вычисления интеграла. Такие интеграторы позволят на порядок и более повысить точность интегрирующих машин и упростить вопросы оценок погрешностей. Формула изобрат-ения Цифровой интегратор, содержащий первый регистр и первый сумматор, первый ВХОДкоторого соединен с входом приращений подынтегральной функции интегратора, выход - с первым входом первого блока ут-дкожения и входом первого регистра, .г-орой вход первого блока умножения соединен с входом приращений переменной интегратора, а выход соединен с первым входом второго сумматора, выход котороевого регистра соединен со вторым входом первого сумматора, выход второго сумматора соединен со входом второго регистра, выходы младших разрядов которого соединены со вторым входом второго сумматора и образуют второй выход интегратора, выход старшего разряда второго регистра подключен к второму входу первого элемента И, отличающийся тем, что, с целью повышения точности, в него введены второй и третий блоки умножения, третий и четвертый сумматоры, третий и четвертый регистры, второй и третий элементы И, причем, входы второго блока умножения соединены с входом приращений переменной интегрирования и первым входом остатка интегратора соответственно, выход второго блока умножения соединен с первым входом третьего сумматора, выход которого соединен с первы входом второго элемента И и входом тре тьего регистра, выходы младших разрядо которого соединены с вторым входом тре тьего сумматора, а выход старшего разряда со вторым входом второго эл.емевта И, выход которого подключен к третьему входу второго сумматора, входы третьего блока умножения соеднневы с входом приращений подынтегральной функции интегратора в вторым входом остатка интегратора, выход третьего блока умножения соединен с первым входом червертого сумматора, выход которого соединен с первым входом третьего элемента И и входом четвертого регистра, выходы младших разрядов которого соединены с вторым входом четвертого сумматора, выход третьего элемента И соединен с четвертым входом второго сум матора, выход старшего разряда четвертого регистра соединен со вторым входом третьего элемента И . Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство № 418864, кл. & 06 F 15/34, 1976. 2. Авторское свидетельство .СССР № 357570, кл. G06 F 15/34, 1974 (прототип).