Цифроаналоговый преобразователь со степенной характеристикой Советский патент 1982 года по МПК G06J3/00 G06G7/20 

Изобретение относится к автоматике и вычислительной технике, в частности ч устройствам преобразог ания цифрового коца в аналоговый сигнал по степенной характеристике вица U ОоА , гае U выхоцное напряжение; UQ- минимальное напряжение на выходе преобразователя; ( -постоянная, зависящая от погрешности cf преобразования (); М- вхоцной цифровой коа. Известен цифро-аналоговый степенной преобразователь, содержащий блоки заца- ния noKa3aTejjfl и основания степейи, генератор импульсов, счетчики,цифре-анало. говый блок умножения, генератф управляемой частоты ГЛТ Известен также цифро-анйпоговый степенной преобразователь, соцержащий гене ратор импульсов, элементы И и НЕ, ключи емкости, элемент задержки, триггер, счетчик и аналоговый запоминающий элемент 2 J , Общим недостатком этих преобразователей является ограниченное быстродействие. Наиболее близким по технической сущности к предлагаемому является цифроаналоговый преобразова.тель со степенной характеристикой, содержащий цифроаналоговый преобразователь с линейной характеристикой, блок сдвига, тформа- ционные входы младших разрядов которого подключены к выходам блока памяти, соединенного входами с выходами младших разрядов регистра аргумента, подключенного выходами старших разрядов к первой группе информационных входов коммутатора, вторая группа информационных входов Которого соединена с выходом разряцов первого сумматора, входами регистра результата и с входом триггера, поцключенного выходом к управляющему входу блока сдвига, соединенного информационными входами с выходами . второго блока памяти и с входами бу4врного регистра, а выходами с первой группой информационных входов второго коммутатора, пооключенного управляющими входами к выходам блока управления и к управляющим входам первого и третьего коммутаторов, втфой группой информационных входов к выходам первого бло ка памяти, а выходами - к первой групп входов первого сумматора, соединенного второй группой входов с выходами третьего коммутатора, подключенного перво и второй группами информационных входов к выходам буферного регистра и к выходам старших разрядов регистра аргумента, причем входы второго блока па мяти соединены с выходами первого ком мутатораС JJ. Основным недостатком известного преобразователя является сложность технической реализации, в частности, изза необходимости включения на его вы- хопе цифро-аналогового преобразователя с линейной характеристикой с большим количеством разрядов. Кроме этого, он имеет ограниченное быстродействие, так Как работает в цва так.та, и ограни- ченную область применения, так как поз 1воляег преобразовывать входной код X в аналоговую величину только вида 2 пля значений XG (0,1). Цель изобретения - упрощение преобразователя. Эта цель достигается тем, чго в цифро-аналоговый преобрааоватега. со степенной характеристикой, содержащий цифро-аналоговый преобразователь с линейной характеристикой, блок сдвига, информационные входы младших разрядов которого подключены к выходам блока памяти, соединенного входами с выходами младших разрядов регистра аргумент подключенного выходами старших разрядов к первой группе информационных входов коммутатора, вторая группа информационных входов которого соединена с выходами разрядов первого сумматора, он содержит второй сумматор и управляемый делитель напряжения, выход которого является выходом преобразователя, управляющие входы подключены к выходам переносов сумматоров и к управляющим входам Коммутатора, а сигнальный вход к выходу цифро-аналогового преобразователя с линейной характеристикой, соединенного цифровыми .входами с выходами блока сдвига, информационный вход старшего разряда котфого подключен к шине логической единицы, а управляющие входы - к выходам коммутатора, соединенно го третьей группой информационньос входов с выходами разрядов второго сумматора, причем сумматоры подключены первыми группами информационных входов к выходам старших разрядов регистра аргумента, вторыми группами информационных входов - к шинам соответствующих опорных кодов, а входами переносов разрядов - к шине логической единицы. На чертеже изображена блок-схема предлагаемого преобразователя. Цифро-аналоговый преобразователь со степенной характеристикой содержит блок 1 памяти, первый 2 и второй 3 сумматоры, блок 4 сдвига, цифро-аналоговый преобразователь 5 с линейной характеристикой, коммутатор 6, управляемый делитель 7 напряжения и регистр 8 аргумента. Блок 4 сдвига подключен информационным входом старшего разряда к иине логической единицы, а информационными входами младших разрядов - к выходам блока 1 памяти. Входы блока 1 памяти соединены с выходами младших разрядов регистра 8 аргумента, подключенного выходами старших разрядов к первой группе информационных входов коммутатора 6. Вторая группа информационных входов коммутатора 6 соединена с выходами разрядов первого сумматора 2. Управляемь1й делитель 7,. выход которого является выходом преобразователя, подключен управляющими входами к выходам переносов сумматоров 2 и 3 и к управляюш.им входам коммутатора 6, а сигнальным входом - к выходу цифроаналогового преобразователя 5 с линейной xapaктepfиcтикoй. Преобразователь 5 соединен цифровыми входами с выходами блока 4 сдвига, управляющие входы которого подключены .к выходам коммутатора 6. Коммутатор 6 соединен третьей Группой информационных входов с выходами разрядов второго сумматора 3. Сумматоры 2 и 3 подключены первыми группами информационных входов к выходам старших разрядов регистра 8 аргумента, вторыми группами информационных входов - к шинам соответствующих опорных кодов, а входами переносов разрядов - к шине логической единицы. Работает цифро-аналоговый перобразователь со характеристикой следующим образом. Младшие разряды входного кода гумента N поступают с регистра 8 аргумента на входы блока 1 памяти, при этом на его выходах появляются коды, соответствующие степенной шкале пре5образовагеля. Для уменьшения об ,.ема памяти степенная шкала выбирается т кой, чтобы выполнялось условие C1frf)2, гае (} - относительная погрешность пр образователя; Y - млацшие разряцы аргумента; %--eogJi|eog-,,), например, при Ч 5, ,0219. Количество разряцов блока I памя цолжно выбираться из соотношения eog,Ci/cf)7, гае означает ближайшеебольшее це лое число с избытком. Количество старших разряцов аргум та равно g-e,.-MСигналы с выхоца блока 1 памяти поступают на информационные вхоаы б ка 4 сдвига, а на управляющие входы блока 4 савига подаются сигналы TO Г/ iPic выхода коммутатора 6, котор определяются следующим образом (K/XX.), ) -Mg-Kl -K H -cNE 2N), ), где Ыр - число, записанное в старших разрядах аргумента; а гце р число разрядов преобразоват Ь с линейной характеристико В общем случае при произвольном , о количество сумматоров С мож быть больше двух q,-(24)/(.p-w)7 тогда - Ng.-W, (при -т MI MC ), а iwiOlX qКоммутатор 6 передает на выход си налы либо ее старших разрядов регист 8 аргумента, либо с выходов соответствующего сумматора. Количество груп информационных входов коммутаторов ра 0 , а количество разрядов в каждой группе равно foo2 N 7 , причем к ком мутатору подклк чаются млацшие разряд чисел TQ , / , и т.д., так как старшие разряды этих чисел не изменяются Принципиальная схема коммутатфа 6 может иметь много вариантов. Наприме коммутатор можно собрать на мультиплексорах (микросхема 155КП2) или на элементах И-ИЛИ. Сумматор 2 осуществляет вычитание чисел Ng и N-1, а сумматор 3 вычитание чисел WgH 2LM).. Логическая единица с выхода переноса сумматоров 2 появляе 102 KJg7 N/I, а с кмхода переноса сумс я при матора 3 при Ng7 2 N. Для этого на шину переноса с предыдущего разряда подают логическую 1, а на другие входы сумматора 2 подают коды числа N/( , а на другие входы сумматора 3 подают коды числа 2.Ну, что эквивалентно 1зычитанию двух чисел. NgH М/ , Ng и 2Н, Первоначально коэффициент передачи делителя 7 выбирается равным К Увыхгуах К,- где ОвыХ-Мах - максимальное выходное напряжение ЦАП с линейной характерис;тикой. При превышении старшими разрядами аргумента величины выходе переноса сумматора 2 появляется логическая единица, Которая изменит коэффициент передачи целителя 7, и он аолжен стать равен . При превышении старшими разрядами аргумента величины 2 К1 , на выходе переноса сумматора 3 появляется логическая единица, которая изменит коэффициент передачи делителя 7, и он должен стать равным К/2. Когда в старших разрядах кода аргумента нули, то сигналы на выходе переносов сумматоров 2 и 3 тоже нули, коэффициент передачи целителя 7 равен , а выходное напряжение на 1зыхопе преобразователя 5 с линейной характеристикой находится в соответствии со значением младших разряцов аргумента и числами, записанными в блок I памяти. Эти числа определяются как це U - число, записанное в млацших азрядах аргумента, причем для обеспеения погрешности, не превышающей сГ/2, остаточно разрядов числа Напряение на выходе преобразователя 5 равоBbixg 2Р а напряжение на выходе устройства равно)u,2IIIIоRbixs выутах выхмBbixyviax UoCl cy) Когда в старшях разрядах кода аргумента записано число М меньше, чем М , то сигналы на выходе переносов сумматоров 2 и 3 нули, коэффициент пороаачи целителя 7 равен К , коаы чи1:ел Мдг пыхоца б/Етки I памяти савигаются плево на чнсло разряцов, опрецеляемое NP , п нащэяжение на выхоце преобрааовйтеля равно

., BbW,

V

а напряжение на выхоае устройства равно

-Uoti4d)2 выхь, К. --Uo(-c)4itcf) -UoC-i- cy)

Максимальное выхоцное напряжение устройства равно

эь,х.,„а,

а цинамический циапазон изменения вы - хоцного напряжения равен

.2.,,,,d,

Когца в старших разряг;ах коаа ар- ryivieHTa записано число Ур,, большее или равное 4 го на выхоае переноса сумматора 2 появляется логическая 1, при этом коэффициент передачи целителя 7 станет равным К/||2 коммутатор 6 поцключает выходы сумматора 2 к управляющим вхоцам блока 4 сцвига. РЗ бота устройства повторяется как это описано выше.

Когца в старших разряцах коца аргумента записано число W, большее или равное 2, то на выхоае переноса сумматора 2 появляется логическая 1, при этом коэффициент перецачи целителя 7 станет равным К/2, KoMN-iyTaTop 6 подключит выходы сумматора 3 -к управляющим вхоаам блока 4 сдвига. Работа устройства повторится как это описано вьаие.

Таким образом, выходное напряжение изменяется в соответствии со степенной функцией в динамическом цианазоне

-о(Р-

/(нг).

(.cf)

При , КХ1 6 динамический диапазон .

Предлагаемый цифро-аналоговый преобразоватепь со степенной характеристикой по сравнению с известным при более простом конструктивном выполнении

обеспечивает цифро-аналоговое преобразование со (-гопенной характеристикой и широком пинамическом диапазоне и, кроме этого, обладает более высоким быстродействием, так как не требует дЕ ухтактного режима преобразования. Формула изобретения

Цифроаналоговый преобразователь со степенной характеристикой, содержащий

цифро-аналоговый преобразователь с линейной характеристикой, блок сдвига, информационные входы младших разрядов которого подключены к выходам блока памяти, соединенного входами с выходами

младших разрядов регистра аргумента,

подключенного выходами старших разрядов к перг.ой группе информационных входов коммутатора, вторая группа информационных входов которого соединена с выхода-

ми разрядов первого сумматора, отличающийся тем, что, с целью упрощения преобразоваетля, он содержит второй сумматор и управляемый целитель напржкения, выхоц которого является

рзькодом преобразователя, управляющие входы подключены к выходам переносов сумматоров и к управляющим входам коммутатора, а -сигнальный вход - к выходу цифро-аналогового преобразователя

с линейной харш теристякой, соединенного цифровыми входами с выходами блока сдвига, информационный вход старшего разряда которого подключен к шине логической единицы, а управляющие входы к выходам коммутатора, соединенного третьей группой информационных входов с выходами разрядов второго сумматора, причем сумматоры подключены первыми группами информанионньк входов

к выходам старших разрядов регистра аргумента, вторыми группами информационных входов - к шинам соответствующих опорных кодов, а входами переносов разрядов -к шине логической единицы.

Источники информации,

принятые во внимание при экспертизе

1.Авторское свицетельство СССР 1 744655, кл. Q 06 Q 7/20, 1978„

2.Авторское свидетельство СССР К 763925, кл. QO6 J 3/00,

G 06 G 7/26, 1978.

3.Авторское свиаетельство СССР М, 641448, кл. Q06 F 7/38, 1976 (прототип).