Запоминающее устройство Советский патент 1982 года по МПК G11C7/00 G11C11/34 

,(5А) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относится к вычислительной технике и может быть исполь-зовано в цифровых вычислительных машинах и других вычислительных устройствах.

Известны полупроводниковые запоминающие устройства (ЗУ), имеющие по сравнению с ферритовыми ЗУ более высокое быстродействие, более высокую плотность записи информации,позволяющие упростить схемы управления ЗУ, поскольку основные уровни входных и выходных сигналов элементов полупроводниковой памяти соответствуют уровням сигналов стандартных логических элементов и проектировать все вычислительное устройство по единым технологическим и конструктивным принципам СП.

Такие устройства содержат накопитель, адресные инверторы и дешифраторы, на которые подаются сигналы адреса с кодовых шин, выходные усилители, с которых код числа передается.

на кодовые шины ЦВМ, адресные инверторы и дешифраторы разрядных сигналов, на которые поступают сигналы .кода числа из ЦВМ и блок управления . записью-считыванием, координирующий работу полупроводникового ЗУ. В таких устройствах осуществляется запись и считывание информации с высоким быстродействием, однако элементы памяти в накопителе потребляют энергию в режиме хранения информации и теряют хранимую информацию при выключении питания. Кроме того, отсутствие внутренних схем б,локировки и задания управляемых временных интервалов ухудшает надежность работы полупроводникового запоминающего устройства в рабочих режимах.

Наиболее близким к предлагаемому по технической сущности является устройство, которое .может быть использовано для построения запоминающих -устройств с сохранением информации ,при выключении питания, обладающих 391 медленной записью и стиранием информации и быстрым считыванием без разрушения информации. Такое устройство содержит накопитель (матрица запоминающих элементов 33 ) ;. соединенный с формирователями опроса, триггеры считывания, записи и стирания,входящие в задающую синхронизирующую схему и схему управления режимом, на которые с кодовых шин из ЦВМ прступа-О с ют сигналы считывания, стирания,записи и установка нуля. На устройство из ЦВМ поступают также с кодовых HftiH сигналы адреса и числа. В рассматриваемом полупроводниковом ЗУ имеются еще буферный адреснь1й регистр дешифратор столбцов, схема приема- , выдачи кода числа. В устройстве может производиться запись новой информации, ее считывание; и передача в ко- 20 довые щины ЦВМ и стиранце ранее записанной информации 23Однако изменение последовательности формирования сигналов спроса и подачи сигналов считывания, несоблюдение временных соотношений в сигналах и появление выбросов ложных сигналов может привести к потере информации, ее искажению или недозаписи новой информации, а значит и (ic ее нечеткому , различению при последующем считываi НИИ. Все это приводит к ненадежной работе полупроводникового запоминающего устройства с преимущественным считьИаанйем информации и длительным ее хранением при выключенном питании. Цель изобретения - повышение надежности работы йолупроводникового запоминающего устройства при записи, считьшании и стирании информации. Поставленная цель достигается тем что в запоминающее устройство, содержащее накопитель, соединенный с кодовыми шинами адреса и числа, первый вход накопителя подключен к выходу формирователей опроса, второй вход-, к первому выходу триггера считывания третий вход - к первому выходу триггера записи, четвертый вход - к первому ВЫХОДУ триггера стирания,а первые входы триггеров считывания, записи и стирания соединены соответственно с кодовыми шинами Считывание, Запись и Стирание, введены триггер опроса, блоки задержки, триггер управления, счетчик, формирователь .импульсов блокировки три элемента И пять элементов ИЛИ, причем первый вход первого элемента ИЛИ соединен с первым входом триггера опроса и с шиной опроса, первые входы второго, третьего и четвертого элементов ИЛИ подключены к шине Установка О, вторые входы первого и второго элементов ИЛИ подключены к первым выходам соответственно второго и первого блоков задержки, вторые входы третьего и четвертого элементов ИЛИ соединены первым и вторым выходами счетчика. третий выход которого подключен к первому входу триггера управления,вход счетчика соединен со вторым выходом второго блока задержки, третий выход которого подключен к первому входу формирователя импульсов блокировки, второй вход которого соединен со вторым выходом триггера стирания, второй вход которого подключен к выходу третьего элемента ИЛИ и третьему входу триггера записи, второй выход которого соединен с первым входом первого элемента И, второй вход которого соединен со вторым выходом первого, блока задержки, выход первого элемента И подключен ко входу второго блока задержки, вход первого блока задержки соединен со вторым выходом триггера считывания, третий выход первого блока задержки соединен со вторым входом триггера опроса,выходы первого и второго элементов ИЛИ подключены к второму и третьему входам триггера считывания, выход триггера опроса и третий выход триггера считываний соединены соответственно с первыми входами второго и третьего Элементов И и вторым входом второго элемента И, второй вход третьего элемента И подключен к шине -Запись, выходы второго и третьего элементов И подключены к входам пято.го элемента ИЛИ, выход которого подключен к входу формирователя опроса. На чертеже представлена структурная схема запоминающего устройства (полупроводникового). Запоминающее устройство содержит накопитель 1,соединенный с кодовыми шинами адреса и числа,формирователи 2 опроса,триггеры 3 считывания,записи k и стирания 5. С.целью повышения надежности работы устройства при записи, считывании и стирании в него введены триггер 6 опроса, первый блок 7 задержки, триггер 8 управления, счетчик 9, второй блок 10 задержки, формирователь импульсов П блокировки.

три элемента И 12-1, пять элемен- тов ИЛИ 15-19.

Запоминающее устройство с преимущественным считыванием работает в трех режимах: считывания, записи и стирания. В режиме считывания информации на накопитель 1 из кодовых шин ЦВМ поступают сигналы адреса, а на элементы управления - сигналы Установка О,опроса и Считывания. Сигнал Установка О подготавливает все блоки полупроводникового ЗУ к работе, в частности, устанавливая триггер 3 считывания через второй элемент ИЛИ 16 в исходное состояние. После этого сигнал опроса через первый элемент ИЛИ Т5 устанавливает : триггер 3 считывания в состояние T

Сигналом опроса устанавливается в состояние 1 и триггер 6 опроса. С триггера 3 считывания запускается первый блок 7 задержки и Подается разрешающий потенциал на накопитель 1, определяя в нем режим считывания. ,С ПОМОЩЫ9 сигнала опроса и сигнала с первого блока 7 задержки,сбрасывающего триггер 6 опроса в нулевое состояние, формируется запускающий импульс, который через второй элемент И 13 и пятый элемент ИЛИ 19 поступает на-формирователи 2 опроса,: с которых сформированный по амплиту.де и длительности сигнал опрашивает выбранную ячейку накопителя 1. Код числа с накопителя подается в кодовы шины ЦВМ,

В режиме записи информации также первоначально поступает сигнал Установка 0., подготавливая все схемы устройства к работе. Сигнал опроса через первый элемент ИЛИ 15 запускает триггер 3 считывания, однако разрешающий потенциал с него на нйкопитель 1 не поступает. С триггера считывания сигнал проходит через первый блок 7 задержки и, благодаря разрешающему потенциалу с триггера 4 записи , .через первый элемент И 12 и второй блок 10 задержки запускает счетчик 9 с помощью которого формируется необходимое время записи. С второго блока 10 задержки вновь устанавливается в триггер 3 считывания, сброшенный перед этим в нулевое состояние сигналом с первого блока 7 sa держки через второй элемент ИЛИ 16, и на счетчик 9 поступает второй импульс и так далее. Со счетчика 9 устанавливается в 1 триггер 8 управления который сигналом Установка О мерез четвертый элемент ИЛИ был сброшен перед этим а исходное состой ние. Сигнал опроса с триггера опроса в режиме записи на формирователи 2 опроса проходит через третий элемент И 14 по разрешающему потенциалу с кодовой шины.Запись и через пятый элемент ИЛИ 15. Этот сигнал начинается раньше, чём на накопителе 1 поступает сигнал с триггера 8 управления, и заканчивается позже, так как сброс триггера. 8 управления через четвертый элемент ИЛИ 18 осуществляется не с последнего разряда счетчика 9, с которого сбрасывается триггер 4 записи через третий элемент

ИЛИ 17.:На накопитель 1 поступают коды адреса и записываемого числа « кодовых шин ЦВМ, сигналы опроса и прогj граммирующий сигнал и производится запись информации в выбранну1б ячейку накопителя 1. ..

Стирание записанной информации в накопителе 1 осуществляется не отдельными числами,.а массивами. Работа проис одит, в основном, так. же, как в режиме записи, только дополнительно работает триггер 5 стирания,запус.кающий формирователь импульсов 11 блокировки, с которого сигнал поступает на соответствующие схемы нако-, пителя. Длительность сигнала с формирователя 11 блокировки и его положения относительно сигнала управления опроса определяется вторым блоком 10 задержки и счетчика 9.

Таким образом, изменяя время запуска формирователей 2 опроса,триггера 8 управления и формирователя импульсов t1 блокировки с помощью блоков 7 и 10 задержки и сметчика 9 и подбирая длительность сигналов опроса, управления и блокировки также с помощью блоков 7 и 10 задержки и счетчика 9 можно обеспечить надежную запись и стирание информации, исключающую появление ложных и слабых сигналов в режиме считывания и обеспечив высокую надежность работы полупроводникового запоминающегр устройства.

Использование предлагаемого полупроводникового запоминающего устройства с введенными в него триггером опроса, первой и второй линиями задержки, триггером управления, формирователем импульсов блокировки,счетJ 9 чиком, тремя элементами И и пятью элементами ИЛИ, позволяющими повысить надежность работы устройства при записи,считывании и стирании информации путем введения блокировки стирания информации, исключения изме нения последовательности формирования сигналов считывания и точной установки временных соотношений при подаче сигналов и их окончании. Все это исключает потери информации, ее искажение и недозапись новой информации, и следовательно, достигается четкое различение сигналов О и 1 при считывании информации из по лупроводникового запоминающего устройства. Формула изобретения Запоминающее устройство, содержащее накопитель, соединенный с кодовы ми шинами адреса и числа, первый вход накопителя подключен к выходу формирователей опроса, второй вход к первому выходу триггера считывания , третий -вход - к первому выходу три|- гера записи, четвертый вход - к первому выходу триггера стирания, а первые входы триггеров считывания, записи и стирания соединены, соответственно с кодовыми шинами Считывание Запись и Стирание, отличаю щееся тем, что, с целью повышения надежности устройства, в него введены триггер опроса, блоки задерж ки, триггер управления, счетчик,формирователь импульсов блокировки,три элемента И, пять элементов ИЛИ, причем первый вход первого элемента ИЛИ соединен с первым входом триггера опроса и с шиной опроса, первые входы второго, третьего и четвертого элементов ИЛИ подключены к шине Установка О, вторые входы первого и второго элементов ИЛИ подключены к первым выходам соответственно второго и первого блоков задержки, вторые входы тоетьего и четвертого элемен8тов или соединены с первым и вторым выходами счетчика, третий выход которого подключен к первому входу триггера управления, вход счетчика соединен с вторым выходом второго блока задержки, третий выход которого подключен к первому входу формирователя импульсов блокировки, второй вход которого соединен с вторым выходом триггера стирания, второй вход которого подключен к выходу третьего элемента ИЛИ и третьему Входу триггера записи, второй выход которого соединен с первым входом первого элемента И, второй вход которого соединен с вторым выходом первого блока задержки, выход первого элемента И подключен к входу второго блока задержки , вход первого блока Задержки соединен с вторым выходом триггера считывания, третий выход первого блока задержки соединен с вторым входом триггера опроса, выходы первого и второго элементов ИЛИ подключены к второму и третьему входам триггера считывания, выход триггера опроса и третий выход тригге;ра считывания сое-динены соответственно с первыми входами второго и третьего элементов И и вторым входом второго элемента И, второй вход третьего элемента И подключен к шине Запись, выходы второго и третьего элементов И подключены к входам пятого элемента ИЛИ, выход которого подключен к входу формирователя опроса. Источники информации, принятые во внимание при экспертизе 1. Ващев К.А., Орликовский А.А. Полупроводниковые интегральные схемы памяти на биполярных транзисторных структурах. М.,,Советское радио, 1979. с. 208. 2. Прангишвили И.В., Лементуев В.Д., Сонин М.С. Элементы ЗУ на МДП структурах. М., Энергия, 1978, с. 88 (прототип). .

%

11

«--J