Система обработки информации Советский патент 1982 года по МПК G06F3/04 

Изобретение относится к вычисли- : тельной технике, в частности.к сложным цифровым системам,обработки информации (СОИ) со множеством устройств ввода-вывода.

Создание эффективных СОИ приводит к увеличению числа устройств, под ключаемых к системе. Однако неограниченно наращивать число устройств нельзя из-за ограниченных возмо ностей нагрузочной способности и геометрической длины канала связи, соединяющего устройства системы.

Известна СОИ, содержащая процессор, магистральный канал связи, оперативное запоминающее устройство, устройства ввода-вывода 1 и 2 .

Недостатком этой системы является низкое быстродействие и невысокая нагрузочная способность канала связи.

Наиболее близким техническим реиением к изобретению является система обработки информации,.содержащая процессор, соединенный первой информационно-управляющей шиной с оперативным запоминающим устройством, устройствгили ввода-вывода первой грзшпы и с расширителями шин, первой шиной запросов передачи - с устройствами

ЕВйда-вывода первой группы и с расширителями шин, устройства вводавывода группы, соединенные с расширителями шин второй шиной запросов передачи, второй информационно-управляющей, шиной и второй однонаправленной шиной разрешения пере- дачи, процессор первой однонаправленной шиной разрешения передачи сое10динен с устройствами ввода-вывода первой группыБ31.

Недостатком такой системы является относительно низкое быстродействие при увеличении числа устройств

15 в системе, обусловленное увеличением времени обмена между устройствами, расположенными на разных секциях канала связи.

Цель изобретения - повышение быс20тродействия системы.

Поставленная цель достигается тем, что система содержит последовательно соединенные периферийные арбитры, соединенные с соответствующими рас25ширителями шин, вход первого периферийного арбитра подключен к выходу устройства ввода-вывода первой группы. Кроме того, периферийный арбитр содержит блок приемников,, ре30гистр запросов передачи, комглутатор.

два блока передатчиков и синхронизатор, вход которого соединен с выходом блока приемников и первым входом коммутатора, первый выход - с входом регистра запросов передачи, второй .выход - с вторым входом коммутатора, третий вход которого подключен к вы ходу регистра запросов передачи, выходы - соответственно к входам первого и второго блока передатчиков.

На фиг.1 представлена блок-схема системы Обработки информации; на фиг.2 - блок-схема периферийного арбитра.

Система обработки информации содержит расширители 1 шин, периферийные арбитры 2, устройства 3 вводавывода первой группы, процессор 4, оперативное запоминающее устройство 5, устройства б ввода-вывода второй группы, первая информационно-управляющая шина 7,первая шина 8 запросо передачи, первая однонаправленная шина 9 разрешения передачи, вторая шина 10 запросов Передачи, вторая информационно-управляющая шина 11, вторая однонаправленная шина 12 разрешения передачи, блок 13 приемников синхронизатор 14, регистр 15 запросов передачи, коммутатор 16, первый блок .7 передатчиков, второй блок 18 передатчиков.

Система работает следующим образом.

Источником сигналов по первой однонаправленной шине 9 разрешения передачи является центральный процессор 4. ,.

Последовательно распространяясь через Устройства 3 ввода-вывода первой группы, сигнал разрешения передачи производит выбор только одного устройства среди устройств, требующи обслуживание. Этот сигнал, поступая на вход первого устройства 3 первой группы, подвергается анализу, ив случае требования устройством обслуживания ему дается право пользоваться ресурсами системы. В противном случае сигнал разрешения передачи поступает на следующее .устройство 3 ввода-вывода первой группы. При этом последовательный характер распространения указанного сигнала действителе.н только в пределах устройств первой и второй однонаправленных шин 9 и 12 разрешения передачи соответственно.

Сигналы разрешения передачи являются зеакцией процессора на поступаю щие в него сигналы запросов передачи от устройств 3 и б системы по первой и второй шинам 8 и 10 запросов передачи соответственно.

Процессор выделяет запрос высшим приоритетом и формирует сигнал разрешения передачи. Этот сигнал проходит через все устройства 3 ввода-вывода первой группы и, если среди ник не оказалось устройства, которому предназначен зтот сигнал, достигает входа первого, периферийного арбитра 2, Назначение его состоит в том, чтобы определить, находится ли устройст.во - приемник сигнала разрешения передачи на второй однонаправленной иине 12 передачи.

Процессор 4 совместно с оперативным запоминающим устройством 5, первой и второй информационно-управляющими шинами 7 и 11, шинами 8, 10, 9 и 12, периферийными арбитрами 2 и расширителями 1 шин осуществляет обработку данных.

Рассмотрим теперь принцип работы периферийного арбитра 2 в соответстствии с фиг.2.

В исходном состоянии отсутствуют сигналы на входах блока 13 приемников. Соответственно нет управляющих сигналов и на входах коммутатора 16, и, вследствие этого, отсутствуют сигна.пы на выходах первого и второго блоков 17 и 18 передатчиков соответственно. Состояние входов периферийного арбитра 2 безразлично.

Предположим, что одно из устройст б требует ресурсы системы, формируя сигнал Запрос передачи. -Этот.сигна достигает расширителя 1 шины и транслируется последним на первую шину 8 запросов передачи. Сигнал Запрос передачи, распространяясь в первой шине 8 запросов передачи,достигает процессора 4. Процессор 4 производит арбитраж (выделение запроса, имеющего высший приоритет) и, если позволяют условия, формирует сигнал иа соответствующей линии первой однонаправленной шины 9 разрешения передачи, который достигает входа периферийного арбитра 2 - входа блока 13 приемников. Пройдя через блок 13 приемников, сигнал Разрешение передачи поступает в синхронизатор 14 и на коммутатор 16. В результате этого последний настраивается в соответствии с приоритетом поступившего сигнала Разрешение передачи. Синхронизатор 14, который запускается каждый раз с приходом одного из сигналов группы Разрешениепередачи осуществляет записьв регистр 15 запросов передачи запросов Ьт устройств 6 ввода-вывода второй группы. Через некоторое время, определяемое синхронизатором 14, последним формируется сигнал на управляющем входе коммутатора 16, производит анализ одного из триггеров регистра 15 запросов передачи в соответствии с предыдущей настройкой коммутатора 16 Если этот триггер установлен в состояние логической 1, то сигнгш Разрешение передачи проходит через второй блок 18 передатчиков и затем транслируется через расширитель 1 шины на вторую однонаправленную шину 12 разрешения передачи. Таким образом, периферийный арбитр запрещает дальнейшее распространение сигнала в первой однонаправ(пенной шине 9 разрешения передачи и производит его трансляцию во вторую однонаправленную шину 12 разрешения передачи. Допустим, что источником сигнала Запрос передачи, поступившего в :процессор 4 является одно из устройс б ввода-вывода второй групЬы, подключенных к другому расширителю 1 ШИН. В этом случае к моменту записи в регистр 15 запросов передачи на со ответствующей линии его входной информационной шины сохраняется уровен логического О (отсутствие сигнала Запрос передачи). Поэтому соответствующий триггер устанавливается в состояние логического О, и в этом случае сигнал Разрешение передачи проходит на соответствующую линию вы ходной шины первого блока 17 передат чиков. В результате периферийный арбитр 2 Осуществляет трансляцию сигмала разрешения передачи к расширите лю 1 шин (фиг.1). Чисую линий в соот ветствующих шинах периферийного арбитра 2 и разрядность регистра 15 запросов передачи равна числу приоритетных линий в системе обработки данных. Система обработки информации характеризуется более высоким быстродействием, так как при увеличении числа расширителей в системе не происходит увеличение цикла связр между устройствами и времени идентификации устройств. В результате, появляется возможность создания, сложных систем с широкими возможностями, характеризующимися большим числом устройств и полной загрузкой процессора и памяти (т.е.высокой про изводительностью). Кроме того, значительно улучшены условия компоновки устройств в системе и обеспечена возможность произвольного распределения устройств вдоль канала связи. Формула изобретения 1.Система обработки информации, содержащая Процессор, соединенный первой информационно-управляющей шиной с оперативным запоминающим устройством, устройствами ввода-вывода первой группы и с расширителями шин, первой шиной запросов передачи - с устройствами ввода-вывода первой группы и с расширителями шин, устройства ввода-вывода второй группы, соединенные с расширителями шин, второй шиной запросов передачи, второй информационно-управляющей шиной, однонаправленной шиной разрешения передачи, процессор первой однонаправленной шиной разрешения передачи соединен с устройством ввода-вывода первой группы, отличающаяся тем, что, с целью повышения быстродействия системы, она содержит последовательно соединенные периферийные арбитры, соединенные с соответствующими расширителями шкн, вход первого периферийного арбитра подключён к выходу устройства ввода-выЕОда первой группы. 2.Система -по п.1, отли.чающ а я с я тем, что периферийный арбитр содержит блок приемников, регистр запросов передачи, коммутатор, два блока передатчиков и синхронизатор, вход которого соединен с выходом блока приемников и первым входом коммутатора, первый выход - с входом регистра запросов передачи второй выход - с вторым входом коммутатора, третий вход которого подключен к выходу регистра запросов передачи, выходы - соответственно к входам первого и второго блока передатчиков. Источники информации, принятые во внимание при экспертизе 1.Филин А.В., Солохин А.А. Организация обработки прерывания в системном интерфейсе. Технические средства миниэвм (Труды ИНЭУМ). М., Общая шина, 1977, вып. 61. 2.Технические средства миниэвм (труды ИНЭУМ). М., 1977, вып. 61. 3.Авторское свидетельство СССР 526936, кл. G 0-6 F 3/00, 1976 (прототип) .

13

16