Микропрограммное устройство управления Советский патент 1982 года по МПК G06F9/22 

Изобретение относится к вычислительной технике и может быть использовано для микропрограммного управления процессором вычислительной сис темы с совмещенным выполнением коман Известно устройство управления, которое применяется в процессоре модели 85 вычислительной системы IBM/ /360. Устройство управляет тремя уро нями выполнения команд в процессоре, примем только на одном уровне производится микропрограммное управление п. Наиболее близким по технической сущности к предлагаемому является микропрограммное устройство управления, содержащее блок памяти микропрограмм, регистр микрокоманд, регис адреса, группу элементов ИЛИ, три группы элементов И, регистры кода операции первой и второй команды, узел модификации адреса, управляющий вход которого подключен к управляюще му входу устройства, выходы блока па мяти микропрограмм подключены к вхоЦам регистра микрокоманды, выходы трех групп элементов И через последовательно соединенную группу элементов ИЛИ и регистр адреса соединены с входом блока памяти микропрограмм, первые входы первой группы элементов И соединены с выходом регистра кода операции первой команды, первые входы второй группы Элементов И соединены с выходом регистра кода операции второй команды. Микропрограммное устройство управления управляет тремя уровнями выполнения команды путем разделения функций управления между двумя блоками памяти микропрограмм. Действия, связанные с модификацией адресов опе рандов, управляются микрокомандами дополнительного блока памяти микрокоманд, а действия над операндами управляются микрокомандами основного блока памяти микрокоманд 2. 3 Недостатком известн является избыточность а именно наличие двух микропрограмм. Цель изобретения рудования. Указанная цель достигается тем, что (икропрограммное устройство управления, содержащее блок памяти микропрограмм, выход которого соединен с входом регистра микрокоманд, выходы выборки типов микрокоманд которого подключены к первым входам элементов И первой, второй и третьей групп соответственно, выходы элементов И первой группы соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с выводами элементов И второй группы, вторые входы которых подключены к выходу регистра, кода операций пер вой команды, вход которого соединен с первым входом устройстваj регистр адреса, выход которого соединен с входом блока памяти микропрограмм, а вход - с выходами элементов ИЛИ группы, третьи входы которых подключены к выходам элементов И третьей группы, вторые входы которых соединены с выходом регистра кода операций второй команды, вход которого соединен с вторым входом устройства, узел модификации адреса, содержит группу буферных регистров, причем первый управляющий выход регистра микрокоманд соединен с первым выходом устройства, второй управляющий выход регистра микрокоманд через первый буферный регистр соединен с вторым выходом устройства, третий управляющий выход регистра микрокоманд через последовательно соединенные второй и третий буферные регистры подключен к третьему выходу устройства, четвертый управляющий выход через последователь но соединенные четвертый, пятый и шестой буферные регистры соединен с четвертым выходом устройства, пятый управляющий выход через седьмой- буферный регистр подключен к пятому выходу устройства, шестой управляющий выход через последовательно соединенные восьмой и девятый буферные регист ры соединен с шестым выходом устройст ва, седьмой управляющий выход соединен с первым входом узла модификации адреса, второй вход которого подключен к третьему входу устройства, а ого устройства оборудования, блоков памяти уменьшение обо- 5 водить одновременную обработку трех 9«0158 выход соединен с вторыми входами элементов И первой группы. Предлагаемое микропрограммное устройство управления позволяет произкоманд, используя один блок памяти микропрограмм, причем управление на каждом уровне осуществляется микропрограммно. На чертеже показана блок-схема предлагаемого устройства. Устройство содержит регистр 1 кода операций первой команды, регистр 2 кода операций второй команды, узел 3 модификации адреса, три группы элементов И , группу элементов ИЛИ 7, регистр 8 адреса, блок 9 памяти микропрограмм, регистр 10 микрокоманд, поле 11 чтения модификаторов адреса из местной памяти, поле 12 управления модификацией адреса, поле 13 запросов операндов, находящихся в оперативной памяти, поле 1t выборки операндов из оперативной памяти, поле 15 чтения операндов из местной памяти, i поле 1Ь управления действиями над операндами, поле 17 записи результата операции в местную память, поле 18 базового адреса, поле 19 выборки типов микрокоманд, группу регистров 20-28 буферных. Устройство обеспечивает обработку системы команд, принятых в вычислительной системе ЕС ЭВМ. Описание работы устройства удобно рассмотреть на примере выполнения команд формата RX-типа сложения с фиксированной запятой как наиболее широко используемых. Все остальные команды по этапам обработки можно свести к командам этого типа путем удлинения соответствующих этапов за счет включения дополнительных машинных циклов или исключения некоторых этапов. При работе с командами типа сложения формата RX команды поступают из блока буферизации в регистр 1, а за тем в регистр 2 - последовательно каждые два машинных цикла Т. Рассмотрим все этапы обработки, которые проходит эта команда в процесоре. Выполнение ее занимает шесть оследовательных машинных циклов раоты процессора, эти циклы называют актами обработки команд и обозначат буквой Т с соответствующим номеом:T1 - такт чтения модификаторов адресов из местной памяти; Т2 - такт модификации адреса операнда;ТЗ - такт запроса операнда в оперативной памяти; ТЦ - такт выборки операнда из местной или оперативной памяти ; . Т5 - такт выполнения действий над операндами; Т6 - такт записи результата в мес ную память. В течение шести последовательных машинных циклов Т работы процессора должны одновременно обрабатываться на разных тактах обработки команд три команды К1, К2, КЗ. Действия для каждого такта обработки управляются соответствующими полями 11-17 регистра 10 микрокоманды. Выдача сигналов по внешним выходам устройства, которые управляют схемами, выполняющими действия тактов обработки команды за пределами устройства, осуществляется с полей 11-17 регистра 10 через буферные регистры 20-28, причем микро команда выбирается из блока 9 иа регистр 10 и далее на регистры 20-28 каждый машинный цикл Т. Все шесть тактов обработки команд |Ьыгтолняются обычно за счет действияJ четырех типов микрокоманд М, ОП, ХН и XOfl. Микрокоманды типа М управляют модификацией адреса операнда и выполняют такты команды Т1, Т2, ТЗ, Tt, если операнд выбирается из оперативной памяти. Количество микрокоманд типа М равно количеству групп команд, использующих разные способы образования адресов операндов в системе Сигнал окончания работы микрокоманды типа М выдается с десятого выхода регистра 10. Микрокоманды типа ОП управляют выполнением операции и реализуют такт Т4, если операнд выбирается из местной памяти, а также такты Т5 и Тб. Количество микрокоманд типа ОП как правило неодинаково для различных команд. Например, для команды типа сложения формата RX она одна, но для других команд их может быть несколько, при этом сигнал продолжения выполнения микропрограммы выдается с одиннадцатого выхода регистра 10, а адрес следующей микрокоманды образуется в узле 3 сигналами с восьмого выхода регистра 10 и внешнего вхоaда 29 устройства. Сигнал окончания работы микрокоманды типа ОП выдается с девятого выхода регистра 10. Микрокоманды типа ХМ и ХОП используются при входе и выходе из совмещенного режима и не производят никаких действий, кроме связанных с выборкой следующей микрокоманды. Мик|рокоманда типа ХМ выбирается на ре|гистр 10 микрокоманд, если ее адрес образован на регистре 1 кода опера ций при отсутствии на нем команды. Сигнал окончания работы к 1крокоманды типа ХМ выдается с десятого выхода регистра 10 микрокоманд. Микрокоманда типа ХОП выбирается на регистр 10 микрокоманд, если ее адрес образован путем передачи информации с регистра 2 кода операций при Отсутствии на нем команды. Сигнал (окончания работы микрокоманды типа ХОП выдается с девятого выхода регистра 10 микрокоманд. В первом цикле работы устройства всегда выбирается г крокоманда типа ХОП и с девятого выхода регистра 10 управляющий сигнал поступает на вторые входы первой группы элементов И , разрешая пропуск команды К1 через первые входы группы элементов И 4 с выхода регистра 1 кода операций, и далее последовательной передачей через группу элементов ИЛИ 7, регистр 8 адреса для выборки микрокоманд типа М и ХМ из блока 9 на регистр 10 микрокоманд. Причем в случае отсутствия команды К1 в регистре 1 код, выбранный из регистра, :приводит к выборке микрокоманды ти-( па ХМ. Эта микрокоманда с десятого выхода регистра 10 даед разрешение иа выборку команды с регистра 2. Так как на регистре 2 команда отсутствует, то из блока Э на регистр 10 выбирается микрокоманда типа ХОП. Вышеописанная последовательность выборки микрокоманд типа ХМ и ХОП продолжается до появления в регистре 1 ко анды К1. Если команда К1 появляется на регистре 1, то она выбирает микрокоманду типа М на регистр 10 и с десятого выхода регистра 10 поступает сигнал разрешения на второй вход группы элементов И 5 для пропуска команды с регистра 2 через первый вход элементов И 5 на регистр 8. Так как в регистр 2 команда К1 еще не поступила, то из него .через группу элементов И S, группу элементов ИЛИ 7, регистр Ь поступает нулевой код, приводя к выборке на регистр 10 команды типа ХОП, С девятого выхода регистра 10 поступает сигналз на вторые входы группы элементов И Ч цля передачи с регистра 1 команды К2 через группы элементов И Ц, ИЛИ 7 ,3 регистр 8 адреса. Из блока 9 выбирается микрокоманда to памяти типа М для команды К2 на регистр 10 .и с десятого выхода регистра 10 вы 1ается разрешение на передачу команды К1 с регистра 2 последовательно через группу элементов И 5, ИЛИ 7 на регистр 8. Выбранная из блока 9 микрокоманда типа ОП для команды К1 с девятого выхода регистра 10 выдает разрешение на вторые Jвxoды группы элементов И l для передачи с регистра 1 команды КЗ последовательно через группу элементов И , ИЛИ 7 на регистр 8. Выбранная из блока 9 микрокоманда типа М для команды КЗ с десятого выхода регистра 10 выдает разрешение на вторые входы группы элементов И 5 для передачи с регистра 2 команды К2 последовательно через группы элементов И 5 ИЛИ 7 на регистр 8. . Организация взаимодействия микрокоманд типа М и ОП в последующих тактах работы процессора соответству ет вышеописанным. Таким образом, устройство позволя ет производить в процессоре одновременную обработку трех команд, исполь зуя один блок микропрограмм. В результате применения изобретения в ЭВМ удается на 25-30 сократить затраты о рудования при постро ении микропрограммного устройства уп равления процессора. Формула изобретения Микропрограммное устройство управления, содержащее блок памяти мик ропрограмм, выход которого соединен с входом регистра микрокоманд, выход выборки типов микрокоманд которого подключены к первым входам элементов И первой, второй и третьей групп соответст нно, выходы элементов И

первой группы соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с выходами элементов И второй группы, вторые входы которых подключены к выходу регистра кода операций первой команды, вход которого соединен с первым входом устройства, регистр адреса, выход которюго соединен с входом блока микропрограмм, а вход - с выходами элементов ИЛИ группы, третьи входы которых подключены к выходам элементов И третьей группы, вторые входы которых соединены с выходом регистра кода операций второй команды, вход которого соединен с вторым входом устройства, узел модификации адреса, отличающееся тем, что, с целью сокращения оборудования, оно содержит группу буферных регистров, причем первый управляющий выход регистра микрокоманд соединен с первым выходом устройства, второй управляющий выход регистра микрокоманд через первый буферный регистр соединен с вторым выходом устройства, третий управляющий выход регистра микрокоманд через последовательно соединенные второй и третий буферные регистры подключен к третьему выходу устройства, четвертый управляющий выход через последовательно соединенные четвертый, пятый и шестой буферные регистры соединен с четвертым выходом устройства, пятый управляющий выход через седьмой буферный регистр подключен к пятому выходу устройства, шестой управляющий выход через последовательно соединенные восьмой и девятый буферные регистры соединен с шестым выходом устройства, седьмой управлякиций выход соединен с первым входом узла модификации адреса, второй вход которого подключен к третьему входу устройства, а соединен с вторыми входами элементов И первой группы. Источники информации, принятые во внимание при экспертизе 1.Патент США № 3800293, кл. 30-172.5, опублик. 197. 2.Авторское свидетельство СССР № 56196V, кл. G 06 F 9/22, 1975 (прототип).