Запоминающее устройство с автономным контролем Советский патент 1982 года по МПК G11C29/00 

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ

1

Изобретение относится к запоминающим устройствам.

По основному авт. св. № 762038 известно устройство, содержащее накопители, регистр адреса, первый и второй дещнфраторы, блок коррекции информации, первую и вторую группы элементов ИЛИ, коммутатор, регистр информации, блок управления, регистр состояний накопителей, регистр ошибок и элементы И, причем бходы накопителей подключены соответственно к первому выходу блока коррекции информации и входам регистра адреса и коммутатора, входы коммутатора соединены соответственно с выходом первого дешифратора и первым выходом блока коррекции информации, одни из входов которого подключены к выходам элементов ИЛИ- первой группы, входы которых соединены с выходами накопителей, (ВЫХОДЫ регистра информации подключены к другим входам блока коррекции информации, управляющие входы регистра адреса, накопителей, коммутаКОНТРОЛЕМ

тсра, блока коррекции информации и регистра информации соединены с одними из выходов блока управления, одни из входов которого подключены к управляющим выходам коммутатора и блока коррекции инфqpмaции, первый и второй выходы которого подключены к инфс мационным входам регистра состояний накопителей и регистра ошибок, выходы ко,д тсрого соединены с первыми входами элементов И, третий выход блока коррекции информации и выходы элементов И подключены к входам элементов ИЛИ второй группы, выходы которых соединены

J5 с входами регистра ивформации, вход второго деши атора подключен к адресному входу устройства, а выход - к дру-гому входу блока управления, управляющие входы регистра состояний накопителей и регистра ошибок и вторые входы элементов И соединены с другими выходами блока у1фавления flj.

Однако в известном устройстве не фиксируется адрес, Щ)Я обращении по которому произошел сбой ийи отказ функциональных частей запоминающего устройства (ЗУ), в частности накопителей, что снижает надежность как самого устройства, так и в целом вычислительной системы, в которую данное устройство входит. Цель изобретения - повьпление надежности устройства. Поставленная цель достигается тем, что в запоминающее устройство с авто номным контролем введены дополнительные регистр адреса и элементы И, причем одни из входов дополнительного регистра адреса соединены с входами второго дешифратора, а выходы - с одними из входов дополнительных элементов И, выходы которых подключены к одним из входов элементов ИЛИ второй группы, другие входы дополнительного регистра адреса и элементов И являются управляющ}Гми входами устройства. На чертйже представлена структурная схема запоминающего устройства с авто номным контролем. Устройство содержит адресные шины 1, соединенные с входом регистра 2 адреса, в состав которого входит регистр 3 номера накопителя и регистр 4 номера ячейки, первый дешифратор 5, накопители 6, второй дешифратор 7, име ющий вход 8 и выход 9, первую группу элементов ИЛИ 1О, коммутатор 11, регистр 12 состояний накопителей, блок 13 коррекции информации, регистр 14 ошибок, элементы И 15, вторую группу элементов ИЛИ 16 с входами 17 и выходами 18, блок19 управления, регистр 20 информации, в состав которого входят регистры информации 21 и 22 соответственно для входящего и исходящего наг авлений, имеющий вход 23 и выход 24, дополнительный регистр 25 адреса, дополнительные элементы И 26. Дешифратор 7 при поступлении на его входы кодов псевдоадреса (или адреса . несуществующих ячеек накопителя б) фо мирует на своих выходах 9 управляющие сигналы. Коммутатор 11 осуществляет подключение управляющих сигналов, поступающих из блока 19 управления к соответствующим накопителям 6. Регист 12 состояний накопителей предназначен для Выдачи визуальной информации о накопителе, в котором произошел отказ ил сбой. Блок 13 коррекции осуществляет кодирование слова информации, поступающего с выхода регистра 21 информаци помехоустойчивым кодом (например, кодом Хэмминга), декодирование считываемого информационного слова из накопителей 6, исправление сбоев в информационном слове с последующей вьщачей в регистр 22 информации и формирование сигналов ошибок в информационном слове, а также сбоев узлов самого блока 13 коррекции информации. Регистр 14 ошибок осуществляет хранение сигналов ошибок и сбоев. Регистр 25 адреса осуществляет хранение адреса, по которому производится обращение к ЗУ. Устройство работает следующим об- разом. Адрес ячейки, к которой необходимо обратиться, записывается в регистр 2 адреса и регистр 2 5 адреса. Единичный сигнал, возникающий на соответствующем выходе деши4ратора 5, поступает в коммутатор 11. Последний задает один из двух режимов работы в зависимости от отсутствия или наличия отказов в ячейках накопителя 6. При отсутствии отказов в ячейках накопителя 6 коммутатор 11 по сигналу от дешй45 атора 5 подключает соответствующий накопитель 6, разрешая запись информации в этот накопитель (режим записи) или чтение информации (режим чтения), а также разрешая прохождение управляющих сигналов от блока 19 управления. Информация в накопитель 6 записывается с регистра 21 информации через блок 13. При считывании содержимое накопителя 6 через элементы ИЛИ 10 поступает в блок 13, определяющий наличие сбоев или отказов в ячейке подключенного накопителя 6. Через элементы ИЛИ 16 информационное слово поступает в регистр 22 информации. При обнаружении сбоя в считываемом слове информации блок 13 формирует сигнал ошибки, поступающий в блок 19 управления, который информирует процессор (не показан) о наличии ошибки. Кроме Того, блок 19 осуществляет запись ошибки в регистр 14 и запрещает изменение кода в регистре 25 при обращении к ЗУ как данного процессора, так и других устройств. Таким образом, в регистре 25 фиксируется адрес ячейки ЗУ, гри обращении к которой в режиме чтения блок 13 зафиксировал ошибку в считываемом слове информации. При наличии сигнала ошибки, поступившего от ЗУ, процессор последовательно формирует на адресных шинах 1 коды

псевдоадреса, по которым фсрмируются сигналы управления на выходе дешифратора 7. По данным сигналам, поступающим в блок 19 управления, у1Ч)авляюшие сигналы обращения к накопителям 6 не формируются. По первому коду псавдоадреса блок 19 у15)авления подключает элементы И 15 и через элементы ИЛИ 16 сигнал из регистра 14 и при наличии в нем информации о сбое или отказе накопителей блок 19 управления подключает выход регистра 25 через элементы И 26 и элементы ИЛИ 16 к входам регистра 22 информации,

Акализируя адрес ячейки ЗУ, по которой 1фоиасаиел сбой или отказ, процессор определяет отказавший накопитель. Информацию об отказавшем накопителе выдает процессе, устанавливая соответствующий триггер в регистре 12 состояний накопителей в единичное состояние. Запись в регистре 12 осуществляется по управляющему сигналу управления, формирующемуся на выходе дешифратора 7.

Введение регистра 25 позволяет

угростить аппаратно-программные средства ifioiteccopa, так как не требуется дополнительного введения в его состав программно-доступного регистра адреса, необходимого для хранения кода адреса ячейки ЗУ, к которой проводилось обращение,; что особенно важно при построении мультипроцессорных вычислителных систем. Кроме того, введение данного регистра позволяет также процессору щэовести диагностику адресно-инф рмационного тракта системы, а также части оборудования ЗУ. Действительно при обращении к ячейке ЗУ в этом регистре фиксируется данный адрес. Считывая и сравнивая его с адресом, хранимым на внутренних гфограммно-доступных регистрах процессора, можно определить отказ оборудования, обеспечивающего работоспособность этого тракта с точность до элемента или группы элементов, от- носящихся к одному разряду адреса.

Формула изобретения

Запоминающее устройство с автономным контролем по авт. св. № 7 62О38, отличающееся тем, что, с целью повышения надежности устройства устройство содержит дополнительные регистр адреса и элементы И, причем одн из входов дополнительного регистра адреса соединены с входами второго дешифратора, а выходы - с одними из входов дополнительных элементов И, выходы которых подключены к одним из входов элементов ИЛИ второй группы, другие входы дополнительного регистра адреса и элементов И являются управляющими входами устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 762O3S, кл. Q 11 С 29/ОО, 1978 (щэототип).

/