Устройство для контроля магистралей ЭВМ Советский патент 1982 года по МПК G06F11/16 

Описание патента на изобретение SU945868A1

(5) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МАГИСТРАЛЕЙ ЭВМ

Похожие патенты SU945868A1

название год авторы номер документа
Устройство для контроля магистралей электронных вычислительных машин 1981
  • Шевкопляс Борис Владимирович
  • Овсянникова-Панченко Элина Павловна
  • Петрова Людмила Михайловна
SU964648A1
Устройство для сопряжения с общей магистралью вычислительной системы 1982
  • Шевкопляс Борис Владимирович
SU1100614A1
Устройство для подключения абонентов к общей магистрали 1983
  • Шевкопляс Борис Владимирович
SU1180912A1
Устройство для контроля электронной вычислительной машины 1981
  • Шевкопляс Борис Владимирович
  • Овсянникова-Панченко Элина Павловна
  • Петрова Людмила Михайловна
SU1019451A1
Система для контроля микропроцессорных устройств 1983
  • Садовникова Антонина Иннокентьевна
  • Меркулов Владислав Афанасьевич
  • Кудрявцев Владимир Алексеевич
SU1228108A1
Устройство для захвата магистрали ЭВМ 1982
  • Жернова Светлана Сергеевна
  • Кудряшов Владимир Иванович
  • Степанов Виктор Николаевич
SU1075247A1
Мультиплексное устройство для обмена информацией 1983
  • Белоушкин Александр Александрович
  • Литаврин Анатолий Алексеевич
SU1157546A1
Устройство для функционального контроля интегральных схем 1988
  • Кондратьев Леонид Николаевич
  • Овчинников Александр Львович
  • Безроднов Владимир Ильич
  • Поваренкин Сергей Григорьевич
  • Щупаков Евгений Сергеевич
SU1737465A1
Устройство для контроля логических блоков 1985
  • Куликов Владимир Петрович
  • Пешехонов Александр Юрьевич
SU1310755A1
Устройство для отладки программ 1985
  • Ветошкин Александр Иванович
  • Асанов Александр Иванович
  • Моисеенков Вадим Петрович
SU1317443A1

Иллюстрации к изобретению SU 945 868 A1

Реферат патента 1982 года Устройство для контроля магистралей ЭВМ

Формула изобретения SU 945 868 A1

1

Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных устройствах, построенных по принципу общей магистрали.J

Известно устройство для контроля ЭВМ, вкхючающей в себя объединенные общей информационно-адресной магистралью центральный процессор, .память и контроллеры ввода-вывода. Устрой- ю ство подкж)чено к магистрали и содержит соединенные между собой интерфейсный блок, таймер, счетчик адреса, блоки посылки и проверки тестовых сигналов 1. .5

В процессе работы ЭВМ устройство периодически проверяет ее работоспособность и, если это возможно, локализует и логически изолирует отказавший блок. При этом, время между по- о явлением отказа и его обнаружением может оказаться достаточно большим (равйым времени между проверками), что в ряде случаев недопустимо. С

другой стороны, увеличение частоты проверок снижает производительность ЭВМ, так как все большая часть машинного времени расходуется на выполнение контрольных, а не полезных операций.

близким к изобретению по технической сущности является устройство, содержащее блок обнаружения ошибки, выполненный в виде последовательно соединенных блока сравнения и триггера ошибки, выход которого является выходом устройства, первая и вторая группы входов блока сравнения являются группами адресных и информационных входов устройства, третья группа входов блока сравнения является группой эталонных входов этого блока.

Устройство подключается к ЭВМ, построенной по принципу общей шины и содержащей активные и пассивные блоки, а также источник питания, выключение которого может производиться подачей на один из его входов сигнала логического нуля с выхода устройства Принцип работы этого устройства состоит в следующем. При работе ЭВМ в автоматическом режиме информационно-адресная магистраль периодически освобождается от передачи полезных сигналов на более или менее продолжительные интервалы времеьм, которые и используются для проверки магистрали. В эти промежутки времени сигналы на магистрали сравниваются с эталонными сигналами. Если сигналы совпадают, то магистраль считается исправной, если нет, то устройство формирует сигнал на выходе триггера ошибки. Этот сигнал служит, например для отключения отказав лей ЭВМ и подключения другой (резервной) ЭВМ к системе, работающей в реальном времени. Устройство обеспечивает быструю реакцию на отказ магистрали, так как частота проверок равна частоте освобождения магистрали. Другими достоинствами этого устройства являются Простота и полное отсутствие каких-либо требований к программному обеспечению, так как контроль производится аппаратным путем 2. Однако для устройства характерна недостаточная контролирующая способность и невозможность обнаружения динамических ошибок, которая обусловлена использованием статических эталонных сигналов. При этом обнаруживаются лишь те ошибки, которые проявляются в виде сигналов, не совпадающих со статическими эталонными. Однако возможны неисправности, приводящие к появлению ошибочных сигналов, совпадающих с эталонными. Эти ошибки не фиксируются устройством. Например, на магистрали, построенной с использованием элементов с открытым коллектором в пассивном состоянии, т.е. при отсутствии сигнала занятости присутствуют логические единицы (высокие потенциалы) , которые сравниваются с эталонными единицами, поданными на эталонные входы устройства. Если в результате, например, неисправности приемного или передающего элемента хотя бы на одной из линий информационно-адресной магистрали в пассивном состоянии сформирован логический О, то эта ошибка будет зарегистрирована устройством. Однако, если неисправность приводит к постоянной логической единице на одной или не9

магистраль.

Целью изобретения является повышение контролирующей способности устройства за счет обнаружения динамических ошибок.

Поставленная цель достигается тем, что в устройство, содержащее группу элементов И, группу элементов ИЛИ-НЕ, элемент 2И-ИЛИ-НЕ, первый и второй триггеру ошибки, причем группа информационных входов устройства соединена с первыми входами элементов И группы и первыми входами эпементов ИЛИ-НЕ группы, группа адресных входов устройства соединена с вторыми входами элементов И группы и вторыми .входами элементов ИЛИ-НЕ группы, выходы элементов И группы соединены с первой группой входов первого элемента И элемента 2И-ИЛИ-НЕ, выходы элементов ИЛИ-НЕ группы соединены с первой группой входов второго элемента И элемента 2И-ИЛИ-НЕ, выход элемента 4 скольких линиях, то в этом случае сигнал ошибки не будет сформирован. Аналогично не проявляются ошибки типа постоянный О в магистрали с открытым эмиттером. В магистрали, построенной на элементах с тремя устойчивыми состояниями (активный О, активная 1, выключено) пассивное состояние характеризуется неопределенными потенциалами в магистрали, поэтому применение известного устройства требует привязки интерфейсных линий через дополнительные резисторы к шине питания ИЛИ к шине земли. Однако и в этом случае обнаруживаются лишь 50 возможных ошибок. Ограничение на временные параметры интерфейса состоит в следующем. Для правильной работы устройства необходимо, чтобы сигнал отсутствия занятости формировался на соответствующей интерфейсной линии с задержкой по отношению к моменту перехода всех информационно-адресных линий в устойчивое (пассивное) состояние.. Эта задержка должна превышать задержку срабатывания блока сравнения. Вследствие этого магистраль в каждом цикле в течение некоторого времени простаивает. Кроме того, длительность импульса отсутствия занятости должна быть достаточной для надежного срабатывания триггера ошибки, что также препятствует очередному активному устройству немедленно занять 2И-ИЛИ-НЕ соединен с 0-входом первого триггера ошибки, инверсный выход которого является выходом наличия ошибки устройства, и введены первый и второй элементы И, элемент задержки, элемент НЕ, триггер режима проверки, триггер управления выдачей и блок выдачи тестовых сигналов, содержащий две группы кабельных усилителей, выходы кабельных усилителей первой и второй групп объединены соответственно с группой адресных и .ин формационных входов устройства, нуле вой выход первого триггера ошибки со динен с первым входом первого элемента И, выход которого соединен с входом элемента НЕ, элемента задержки и с синхронизирующим входом триггера управления выдачей, группа управляющих входов устройства соединен с группой входов первого элемента И, выход элемента НЕ соединен с синхронизирующим входом триггера режима проверки, выходы которого соедине ны с вторыми.входами первого и второго элементов И элемента 2И-ИЛИ-НЕ, нулевой виход триггера режима .проверки соединен с D-входами триггера режима про.верки и второго триггера ошибки и с информационными входами кабельных усилителей первой и второй групп блока выдачи тестовых сигналов единичный выход первого триггера ошибки соединен с синхронизирующим входом второго триггера ошибки, выхо которого является выходом типа ошибки устройства, вход подтверженйя запроса И установочный вход устройства соединены соответственно с входами второго элемента И, выход которого соединен с установочным входом тригг ра управления выдачей, установочный вход устройства соединен с установочным входом первого триггера ошибки, D-вход триггера управления выдачей соединен с шиной логической единицы, единичный выход триггера управ ления выдачей соединен с управляющим входами кабельных усилителей первой и второй групп, выход элемента задер ки соединен с синхровходом первого триггера ошибки. На фиг. 1 изображена функциональная схема части ЭВМ, поясняющая назн чение устройства для конт(эоля магист ралей; на фиг. 2 - функциональная сх ма устройства для контроля магистралей ЭВМ; на фиг. - временные диа граммы, поясняющие принцип построения предлагаемого устройства; на фиг. 7 - электрическая принципиальная схема согласующего блока, подключаемого к концам магистрали. Для пояснения функционального назначения и общего алгоритма работы устройства на фиг. 1 показана часть ЭВМ, включающая в себя активные блоки 1 и 2 и пассивные блоки 3 и , объединенные двунаправленными связями 5, именуемыми в дальнейшем магистралью. Под активным блоком понимается любой блок, способный захватить магистраль (механизм захвата описан ниже) и произвести обмен либо с пассивным, либо с другим активным блоком. . Примеры активных блоков: процессор, канал прямого доступа, адаптер магистралей и т.п. Под пассивным блоком понимается блок, не способный захватить магистраль: ОЗУ, НЗУ, синхронный контроллер и т.п. К физическим концам магистрали подключены согласующие блоки 6. Магистраль 5 содержит шину 7 адреса, шину 8 данных и шину 9 управления. Шина адреса и шина данных содержат по 16 линий, а имна управления -, по меньшей мере, 5 лийий. На фиг. 2 показано устройство 10 для контроля магистралей ЭВМ которое подключено к шинам 7, 8 и 9, как и другие устройства ЭВМ, содержащее группу элементов И 11, группу эле ментов ИЛИ-НЕ 12, элемент 2И-ИЛИ-НЕ 13, установочный вход и вход 15 подтвержения запроса устройства, первый триггер 16 ошибки, выход 17 наличия ошибки устройства, элементы 11-13 образуют блок 18 сравнения, второй и первый элементы И 19 и 20, элемент НЕ 21, триггер 22 управления выдачей, триггер 23 режима проверки, второй триггер 24 бшибки, элемент 25 задержки, выход 26 tипa ошибки, блок 27 выдачи тестовых сигналов, кабельные усилители 28 первой и второй групп, информационный 29 и управляющий 30 входы блока 27, шина логической единицы 31. На фиг. 3 показан типовой отрезок реальной временной диаграммы магистральных сигналов. Из диаграммы видно., что сигнал на линии занятости магистрали ЗАН, входящей в шину Э управления, периодически принимает единичное значение, что cuoTBeTCTByet свободному состоянию магистрали. При ЗАН-1 шина 7 адреса и шина 8 данных не используются для передачи информа ции и в принципе эти моменты времени можно использовать для проверки магистрали путем посылки и приема тестовых сигналов. Однако период времени Т недостаточен для процедуры про верки, поскольку очередное активное устройство в этом случае мгновенно захватывает магистраль после ее освобождения от предыдущего обмена. Если очерё дное активное устройство не готово мгновенно занять магист раль, например, из-за выполнения внутренней последовательности микрокоманд, то незанятое состояние магистрали ЗАН-1 сохраняется в течение периода времени Т, достаточного для выполнения тестовой процедуры. Существует простое логическое условие прогнозирования предстоящего свободного состояния магистрали с продолжи тельностью, большей или равной некоторой величине Т. Если время срабатывания устройства 10 для контроля магистрали ЭВМ не превышает Т°, то выполнение тестовой процедуры инициируется при обнаружении указанного условия. На фиг. показана временная диаграмма захвата магистрали для мгновенного перехода магистрали от старого активного устройства к новому (промежуток времени d на фиг. 3). В исходном состоянии магистраль занята старым активным устройством. Новое активное устройство, желающее захватить магистраль, формирует логический О на одной из линий запросов ЗПР (i 1), входящих в достав управляющей шины 9. Получив по соответствующей управляющей линий сигнал раз решения РЗР в виде логической единицы, новое активное устройство снимает сигнал ЗПР и формирует логический О на управляющей линии подтверждения запроса ПТЗ, после чего снимается сигнал РЗР . Это состояние управляющих линий поддерживается до момента освобождения магистрали старым активным устройством. При наличии условий ЗАН-1 и ПТЗ-0 новое активное устройство формирует сигнал занятости (ЗАН-О), снимает сигнал ПТЗ () и приступает к обмену информацией по шийам 7 и 8. После окончания обмена новое активное устройство освобождает магистраль. Функция F представляет собой условие прогнозирования свободного промежутка времени, большего или равного Т° и определяется следующим образом f ЗАНЛПТЗ Л 1Ч-1 где п - число линий.запросов. Функция F принимает единичное значение при одновременном отсутствии сигналов занятости, подтверждения запроса и всех запросных сигналов. Для случая, показанного на фиг. , FEO. . . На фиг. 5 показана временная диаграмма захвата магистрали, соответствующая промежутку времени б на фиг. 3. Ее отличие от предыдущей состоит в том, что к моменту формирования сигнала, ПТЗ () магистраль уже освободилась от предыдущего обмена. Функция F принимает единичное значение в некотором интервале времени. На фиг. 6 показана временная диаграмма захвата магистрали, соответствующая промежутку времени в на фиг. 3. Эта диаграмма-получена из предыдущей (фиг. 5) перемещением отрицательного фронта сигнала на линии в направлении, указанном стрелкой, до момента, при котором ширина импульса F становится минимально возможной для срабатывания логических элементов. Из диаграммы следует, что гарантированный интервал времени Т определяется суммой задержки выдачи сигнала разрешения в ответ на сигнал, запроса, задержки формирования сигнала подтверждения запроса и задержки формирования сигнала занятости. Указанные задержки известны для конкретной ЭВМ, следовательно известно и время Т°, определяющее максимальную задержку срабатывания устройства для контроля магистрали. На фиг. 7 показана электрическая схема согласующего блока 6. Все линии, входящие в шины 7 и 8, а также часть линий, входящих в шину 9, подключены через резисторы к шине 32, на которую подано напряжение, равное половине напряжения питания (Е) логических элементов - передатчиков и приемников, связанных с магистралью. Сопротивление резисторов выбирается равным волновому сопротивлению линий связи, равному, например, 110 Ом. Это обеспечивает отсутствие в магистрали помех, связанных с отражением сигналов от концов магистрали. к линиям подключаются передающие элементы (кабельные усилители) с тре мя устойчивыми состояниями - активактивная Г В пассивном состоянии в линиях присутствует промежуточный потенциал, близкий к Е/2. , Часть линий, входящих в управляющую шину 9, подключена к резисторным делителям, включенным между шиной пи тания 33 и шиной земли Такое включение позволяет согласовать волновое сопротивление линии связи с активным сопротивлением параллельно включенной пары резисторов и обеспечить реализацию функции ПРОВОДНОЕ И за счёт использования кабельных усилителей с открытым коллектором. Общий алгорит работы системы, вкл чающей устройство для конт| оля магистралей, следующий. При F 1 производится запуск уст ройства. Устройство формирует на шинах адреса и данных код 11,..., (при следующем запуске - код 00,..., и т. д.). Код считывается устройством с указанных шин и сравнивается с эталонным: 11,..,, 1 (00,...,0). В зависимости от результата сравнени триггер ошибки или остается в сброшенном состоянии (при отсутствии неисправностей и сбоев), или устанав ливается в единичное состояние при наличии неисправностей. При этом фиксируется информация о типе ошибки Тестовая информацтчя снимается с шин адреса и данных Но отрицательному фронту сигнала подтверждения запроса (ПТЗ), после чего устройство переходит в состояние ожидания следующего запуска. Устройство работает следующим образом. После включения ЭВМ, при воздейст вии отрицательного импульса установ:ки на входе 1A сбрасываются триггеры 16и 22, в результате чего на выходе 17присутствует логическая единица, а на входе 30 блока 27 - логический ноль. Кабельные усилители 28 находят ся в выключенном (высокоомном) состоянии. Триггеры 2 и 23 - в произвольных состояниях. Запуск устройства осуществляется при F 1, т.е. при поступлении соот ветствующих управляющих сигналов (фиг. 2) на шину 9 и совпадения на входах элемента И 20. Положительный фронт сигнала F на выходе первого эл 9 810 мента И 20 переводит триггер 22 в единичное состояние, так как сигнал на выходе О этого триггера постоянно соединен с источником положительного потенциала, в результате чего кабельные уси/мтели 28 переходят в активное состояние и выдают в шины 7 и 8 сигналы, логические значения которых совпадают с логическим Значением си1- нала на единичном выходе триггера 23. Триггер 23 к этому моменту времени находится в начальном состоянии, так как его состояние меняется на противоположное лишь в конце цикла работы устройства, при переходе сигнала F из 1 в 0. Сигналы, сформированные блоком 27, проходят на входы блока 18 сравнения. Если эти сигналы совпадают с эталонными сигналами на выходах триггера 23, то на выходе элемента И-ИЛИ-НЕ 13 формируется логический 0. Если хотя бы один из магистральных сигналов не совпадает с соответствующим эталонным, чэ выходе элемента 13 формируется логическая 1. К моменту окончания переходных процессов на выходе блока 18 сигнал F 1, пройдя через элемент задержки 25, положительным фронтом записывает установившееся значение сигнала с выхода блока 18 в триггер 16. При исправной магистрали триггер 16 остается в нулевом состоянии. При наличии ошибки триггер 16 устанавливается в единичное состояние, триггер 2t при этом фиксирует тип ошибки. Если сигнал на выходе 2б равен нулю, то, по крайней мере, в одной из шин присутствует ложный О, в противном случае - ложная 1. При наличии ошибки сигнал на выходе 17 устройства прини/ ет нулевое значение, запирая первый элемент И 20 и препятствуя тем самым дальнейшей работе устройства. Таким образом, при наличии ошибки устройство переходит в статическЬе состояние вплоть до поступления сигнала установки к входу 1, после чего цикл повторяется.. Применение предлагаемого устройства позволяет регистрировать ошибки двух, а не одного типов без снижения быстродействия магистралей. Формула изобретения Устройство для контроля магистралей ЭВМ, содержащее группу элементов

и, группу элементов ИЛИ-НЕ, элемент 2И-ИЛИ-НЕ, первый и второй триггеры ошибки, причем группа информационных входов .устройства соединена с первыми входами элементов И группы и первыми входами элементов ИЛИ-НЕ группы группа адресных входов устройства соединена с вторыми входами элементо И группы и вторыми входами элементов ИЛИ-НЕ группы, выходы элементов И группы соединены с первой группой входов, первого элемента И элемента 2И-ИЛИ-НЕ, выходы элементов ИЛИ-НЕ группы соединены с первой группой входов второго элемента И ЛИемента 2И-ИЛИ-НЕ, выход элемента 2И-ИЛИ-НЕ соединен с D-входом первого триггера ошибки, инверсный выход которого является выходом наличия ошибки устроиства, о тли чающееся

что, с целью повышения контролирующей способности устройства за счет обнаружения динамических ошибок, в него введены первый и второй элементы И, элемент задержки, эг1емент НЕ, триггер режима проверки, триггер управления выдачей и блок выдачи тестовых сигналов, содержащий две группы кабельных усилителей, выходы кабельных усилителей первой и второй групп об-ье/: иены соответственно с группой адресных и информационных входов устройства, нулевой выход первого триггера ошибки соединен с первым входом первого элемента И, выход которого соединен с входом элемента НЕ, элемента задержки и с синхронизирующим входом триггера управления выда-. чей, группа управляющих входов устройства соединена с группой входов первого элемента И, выход элемента НЕ соединен с синхронизирующим входом триггера режим проверки, выходы которого соединены с вторыми входами первого и второго элементов И элемента 2И-ИЛИ-НЕ, нулевой выход триггера режима проверки соединен с D-входами триггера режима проверки

и второго триггера ошибки и с информационными входами кабельных усилителей первой и второй групп блока выдачи тестовых сигналов, единичный выход первого триггера ошибки соеди-нен с синхронизирующим входом второго триггера ошибки, выход которого является выходом типа ошибки устройства, вход подтверждения запроса и установочный вход устройства соединены сомента И, выход которого соединен с установочным входом триггера управления выдачей, установочный вход устройства соединен с установочным входом первого триггера ошибки, D-вход

триггера управления выдачей соединен с шиной логи.ческой единицы, единичный выход триггера управления выдачей соединен с управляющими входами кабельтем,2о ответственно с входами второго эленых усилителей первой и второй групп, ВЫХОД элемента задержки соединен с синхровходом первого триггера ошибки. Источники информации, принятые во внимание при экспертизе 1.Патент США № 3810120, кл. 3 0-172. 5, ОПУ0ЛИК. 1975. 2.Патент США № , кл. , опублик. 1978 (прототип) .

If л

V

i/f.4

Фиг. 7

SU 945 868 A1

Авторы

Шевкопляс Борис Владимирович

Овсянникова-Панченко Элина Павловна

Петрова Людмила Михайловна

Даты

1982-07-23Публикация

1980-12-23Подача