Устройство для возведения в квадрат @ -разрядных двоичных чисел Советский патент 1982 года по МПК G06F7/552 

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислителей, предназначенных для цифровой обработки сигналов в реальном масштабе времени.

По основному авт. св. № 6995.21 известно устройство для возведения в квадрат п-разрядных двоичных чисел, содержащее цепочку сумматоров, последовательно соединенных мезкразрядными связями переноса, входы которых соединены с выходами элементов И, а выходы с j-MH (...2n-2) выходами устройства, (2п-1)-ый и 2п-ый выходы устройства подключены соответственно к шине информационного нуля и п-му входу устройства, i-ый вход (...n-1) устройства соединен непосредственно с входом одноразрядного сумматора, выход суммы которого соединен с выходом устройства, 1-ый вход устройства ,3 .. .п) соединен с первыми входами (1-1)-ых элементов И, вторые входы которьйс подключены к к-му (k«1,21-1) входу устройства 1.

Недостатком известного устройства является то, что оно дает правильный результат лишь при работе с числами, выраженными пряьым кодом. В то же время в целом ряде цифровых устройств необходимо производить операции, в том числе и возведение в квадрат, над числами, выраженными дополнительным кодом.

Цель изобретения - расширение функциональных возможностей устрой10ства за счет возведения в квадрат двоичных чисел, вьфаженных дополнительным кодом.

Цель достигается тем, что в устройство для возведения в квадрат

15 п-разрядных двоичных чисел введены двухвходовые элемента И-НЕ и дополнительный сумматор, вход переноса которого подключен к выходу переноса первого из цепочки последова20тельно соединенных сумматоров, а выход суммл дополнительного сумматора является выходом старшего разряда устройства, выходы (п-1)-ых двухвхрдовых элементов И-НЕ подклю25чены к входам дополнительного и пер.вых (п-1)-ых старших разрядов сумматоров, причем знаковый разряд и (го- 1) -ые разрядные входы устройства ((,и-) подключены к первому

30 и второму входам соответственно if (n-1)-ых двухвходовых элементов И-Н третий вход (п-1)-го сумматора подключей к входу логической единицы. На чертеже изображена функциональ ная схема предлагаемого устройства. Устройство содержит элементы И 1-6, сумматоры 7-12, двухвходовые . (элементы И-НЕ 13-15. Предлагаемое устройство состоит из элементов И 1-6, сумматоров 7-11, соединения между которыми выполнены точно так же, как и в прототипе и введенных элементов: сумматора 12 и двухвходовых элементов И-НЕ 13-15. Вход переноса дополнительного сумматора 12 соединен с выходом переноса цепочки сумматоров 7-11, выходы элементов И-НЕ подключены соответственно к входам сумматоров в (п-1)стардих разрядах, причем к входам элемента И-НЕ, подключенного к сум матору т-го разряда (т 1п-1), подключены знаковый и ()-ый раз ряды входного числа и один из входов сумматора (n -1) -го разряда 10 под ключен к шине информационной единицы Работу схемы фиг. 2 проиллюстрируем на примере возведения в квадра отрицательного числа, выраженного дополнительным кодом и имеющего чет ре разряда (помимо знакового) . Пусть исходное число равно 10101 (первый разряд - знаковый). При подаче этого числа наВходные шины устройства с выходных шин снимбиотся сигналы вида 01111001 (первый знаковый разряд, равен нулю, поскол ку при возведении в квадрат как положительного, так и отрицательного числа выходной результат всегда положителен) .Число 01111001 является квадратом числа 10101. Легко также убедиться в том, что при подаче на входы устройства 01011 на- вых дах устройства образуется квадрат этого числа, равный 01111001. В общем случае, если представить число в дополнительном коде в виде арифметической суммы --2.°V,, где Хо - знаковый разряд; Х. - i-ый .разряд мантиссы числа (.для определенности рассмотрен случай ) то для Пг4 мантисса произведения двух-одинаковых чисел (т.е. квадрат исходного числа) может быть выраже |на следующим образокг Х---ГЧ ,Xo)U.( (X-iX4. + 4 i a-Xгt Xг)+ .+XгX1) .-4 ( (XiX4 X4XlfXгX5),X )2 X4X4 Учитывая, что i ,Х,-Хц XK Xv , a также то обстоятельство, что сигнал суммы чисел в каком-либо разряде вида (X XK+XK I) равен нулю, а сигнал переноса выражение (1) записывается в виде 2Г ( , , )4 (х7Хо- )1-2(Х1Х4 хХъ ХаН2 ХаХ4 (ХМъХ4)+Гс) . Сигнал вида Хр Хгполучается на выходе элемента И-НЕ 13,ХоЧг - на выходе элемента И-НЕ 14, (УоХдЬ выходе элемента И-НЕ 15. Сигналы вида X7.X,Xi Xj,,XiX4,i,X4 снимаются с выходов элементов И соот вественно 1-6. Поразрядное суммирование сигналов IB соответствии с формулой (2) производится на цепочке сумматоров 7-12. Старшие разряды выходного числа снимаются с выходов сумматоров 12,11,10, 9, 8,7, предпоследний разряд всегда равен информационному нулю,а младший разряд - младшему разряду исходного числа. Таким образом, предлагаемое устройство обладает более широкими функциональными возможностями, чем прототип, поскольку правильный результат на выходе устройства получается не только в том случае, когда входное число представлено прямым кqдoм, но и тогда, когда входное число выражено дополнительным кодом. Формула изобретения Устройство для возведения в квадрат VI -разрядных двоичных чисел по авт. св. № 699521, о т л и ч а ющ е е с.я тем, что, с целью расширения класса решаелих задач за счет возведения в квадрат двоичных чисел, представленных дополнительным кодом, в него введены двухвходовые элементы И-НЕ и дополнительный сумматор, вход переноса которого подключен к выходу переноса первого из цепочки последовательно соединенных сумматоров, а выход суммы дополнительного сумматора является выходом старшего разряда устройства, выходы (n-l)-x двухвходовых элементов Й-НЕ подключены к входам дополнительного и первых (п-1)-х старших разрядов сумматоров, причем знаковый разряд и (т- 1) -разрядные входы устройства (т- (1,п-1) подключены к первому и второму входам соответственно (п-1)-х двухвходовых элементов И-НЕ, третий вход (п-1)-го сумматора подключен к входу логической единицы. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР 699521, кл. G Об F 7/552, 1978 (прототип).

I.

« 2нак1)1м Q